• 四川郎酒股份有限公司获第十二届人民企业社会责任奖年度环保奖 2019-05-13
  • 银保监会新规剑指大企业多头融资和过度融资 2019-05-12
  • 韩国再提4国联合申办世界杯 中国网友无视:我们自己来 2019-05-11
  • 中国人为什么一定要买房? 2019-05-11
  • 十九大精神进校园:风正扬帆当有为 勇做时代弄潮儿 2019-05-10
  • 粽叶飘香幸福邻里——廊坊市举办“我们的节日·端午”主题活动 2019-05-09
  • 太原设禁鸣路段 设备在测试中 2019-05-09
  • 拜耳医药保健有限公司获第十二届人民企业社会责任奖年度企业奖 2019-05-08
  • “港独”没出路!“梁天琦们”该醒醒了 2019-05-07
  • 陈卫平:中国文化内涵包含三方面 文化复兴表现在其中 2019-05-06
  • 人民日报客户端辟谣:“合成军装照”产品请放心使用 2019-05-05
  • 【十九大·理论新视野】为什么要“建设现代化经济体系”?   2019-05-04
  • 聚焦2017年乌鲁木齐市老城区改造提升工程 2019-05-04
  • 【专家谈】上合组织——构建区域命运共同体的有力实践者 2019-05-03
  • 【华商侃车NO.192】 亲!楼市火爆,别忘了买车位啊! 2019-05-03
    • / 10
    • 下载费用:30 金币  

    重庆时时彩后一走势图: 基于FPGA的ZIGBEE无线传感网络IP核构建方法.pdf

    摘要
    申请专利号:

    重庆时时彩单双窍门 www.4mum.com.cn CN201310669392.6

    申请日:

    2013.12.04

    公开号:

    CN103796336A

    公开日:

    2014.05.14

    当前法律状态:

    撤回

    有效性:

    无权

    法律详情: 发明专利申请公布后的视为撤回IPC(主分类):H04W 84/18申请公布日:20140514|||实质审查的生效IPC(主分类):H04W 84/18申请日:20131204|||公开
    IPC分类号: H04W84/18(2009.01)I; G06F13/38 主分类号: H04W84/18
    申请人: 齐齐哈尔大学
    发明人: 董亮; 朱磊; 王海元
    地址: 161006 黑龙江省齐齐哈尔市建华区文化大街42号通信与电子工程学院办公室
    优先权:
    专利代理机构: 代理人:
    PDF完整版下载: PDF下载
    法律状态
    申请(专利)号:

    CN201310669392.6

    授权公告号:

    ||||||

    法律状态公告日:

    2018.01.09|||2014.06.25|||2014.05.14

    法律状态类型:

    发明专利申请公布后的视为撤回|||实质审查的生效|||公开

    摘要

    本发明是一种基于FPGA的ZigBee无线传感网络IP核构建方法,属于无线传感网络设备及应用的技术领域。它是由处理器???、Avalon总线、计数器???、异步通信???、无线通信???、数字频率控制???、瞬时记忆存储???、DMA控制???、电源控制??榈茸槌?。NiosIICPU处理器一端连接到Avalon总线,另外一端连接到调试接口;计数器一端连接到总线上另一端连接到数据控制端;无线通信??橐欢肆拥椒⑸涠丝刂破髁硪欢肆拥阶芟呱?。该方法的具体有五大步骤:步骤一:硬核构建;步骤二:硬核功能与逻辑仿真;步骤三:软核构建;步骤四:激励仿真和端口验证;步骤五:生成ZigBee?IP核。

    权利要求书

    权利要求书
    1.  本发明是一种基于FPGA的ZigBee无线传感网络IP核构建方法,其特征在于:它是由处理器???、Avalon总线、计数器???、异步通信???、无线通信???、数字频率控制???、瞬时记忆存储控制???、DMA控制???、电源控制??榈茸槌?。它们之间的信号流向及位置连接如下所述:NiosII CPU处理器一端连接到Avalon总线,另外一端连接到调试接口;计数器??橐欢肆拥阶芟呱狭硪欢肆拥绞菘刂贫?;无线通信??橐欢肆拥椒⑸涠丝刂破髁硪欢肆拥阶芟呱?。
    所述的计数器??橛梢桓?位计数器、一个16位计数器、一个协议地址计数器组成,完成对数据的计数功能,其??榻釉谧芟呱峡梢酝ü芟呖刂颇?橥瓿啥运辛骶芟叩氖萁屑剖ぷ?。
    所述的异步通信??樵诜⑺褪菔?,所发送的数据之间的时隙可以是任意的,当然,接收端必须时刻做好接收的准备。发送端可以在任意时刻开始发送数据,因此必须在每一个字符的开始和结束的地方加上标志,即加上开始位和停止位,以便使接收端能够正确地将每一个字符接收下来。
    所述的无线通信??槭钦鯶igBee IP核的核心部分,主要由无线存储器、CSMA/CA闸门处理器、无线数据接口等组成,通过Avalon总线与总线仲裁控制??榱?,通过总线控制核CPU控制器对无线通信??榻锌刂仆瓿晌尴咄ㄐ诺哪康?。
    所述的数字频率控制??槭嵌允萁衅德士刂频?,对于新接收的数据通过此??橥瓿煞制悼刂?,对信号的增益和频率双重控制,达到符合其发送数据的功能,此??橛胛尴咄ㄐ拍?榛ネ?,通过NiosII CPU控制其分频信号最后完成发送。
    所述的瞬时记忆存储??槭嵌圆杉氖萁兴彩奔且浯娲⒌?,通过无线通信??榈氖莺妥芟呖刂颇?榈氖菽芩彩钡拇娲⒌酱四?橹性谕ü齆iosII CPU处理通过无线通信??榉⑺统鋈?。
    所述的DMA??橛糜诮偷侥?榈男畔⒏粗频侥诖?RAM),并允许已处理的信息自动从内存移到外部外围装置。便于设备对信号的有储功能。
    所述的电源控制??榭刂普鯥P核工作电压与电流,为系统上电做工作。

    2.  根据权利要求1所述的一种基于FPGA的ZigBee无线传感网络IP核构建方法,其特征在于:该方法的具体步骤如下:
    步骤一:硬核构建。根据ZigBee输入输出协议要求,将设计目标分为各个功能???。功能??橹饕ㄗ芟呖刂浦俨媚??、NiosII CPU控制器、计数器???、异步互信???、无线 通信???、瞬时记忆存储???、数字频率控制???、DMA控制???、电源控制???。然后采用硬件描述语言Verilog HDL编写代码构建硬核并实现各部分功能,同时应编写逻辑约束条件来满足要求。
    步骤二:硬核功能与逻辑仿真。应用ModelSim仿真工具对所构建硬核各个??榧岸ゲ隳?榻泄δ芊抡?,根据仿真结果的波形来验证设计的正确性。如果不满足则应修改代码,直到完成各部分功能要求为止。应用QuartusII软件编译环境创建工程文件,将上步通过仿真的各部分功能??槲募魑淙胛募?,设置编译换将参数是编译完成后输出网表文件和输入输出的端口文件。
    步骤三:软核构建。通过NiosII构建无线通信??楹褪制德士刂颇?槭迪治尴呤莸氖辗⒐δ?。
    步骤四:激励仿真和端口验证:在布线布局之前对网表文件进行功能验证,根据仿真结果判断整体功能是否满足设计要求。若不满足,则返回步骤一,修改不满足的代码,直到满足为止。
    步骤五:生成ZigBee IP核。逻辑仿真后会生成一个网表文件和对应的端口输入输出文件。在QuartusII软件下,建立顶层设计文件调用生成的ZigBee IP核,分配输入输出以备其它??榈饔?。

    3.  根据权利要求2所述其特征在于:步骤二中所述的硬核是基于Verilog语言描述的并在QuartusII编译环境下综合实现的。QuartusII编译环境是ALTERA公司推出的FPGA集成开发环境,功能主要包括设计输入、综合、仿真、实现和下载,覆盖了FPGA开发的全过程,功能上来说不需要借助其他任何第三方EDA软件。

    说明书

    说明书基于FPGA的ZigBee无线传感网络IP核构建方法
    一、技术领域
    本发明涉及FPGA嵌入ZigBee IP核的应用,尤其涉及一种基于FPGA平台上的ZigBee无线传感网络IP核构建方法,属于无线传感网络设备及应用的技术领域。
    二、背景技术
    目前市场上的ZigBee具有成本低、组网简单、网络容量大等特点,但缺点是只能在ZigBee芯片上实现其功能,运算速度慢、系统响应时间长、逻辑功能简单等特点。随着微电子技术、纳米技术和可编程器件以及EDA开发工具的发展,使得在FPGA芯片上实现其功能成为可能。因此设计一款可移植、配置简单、应用效率高且成本更小的基于FPGA的ZigBee IP核是很有必要的。在FPGA中不仅可以完全实现ZigBee的全部功能而且还能对所得到的数据进行快速的数据处理。本文公开一种基于FPGA的ZigBee无线传感网络IP核构建方法。
    三、发明内容
    1、发明目的
    现有的ZigBee处理器是基于CMOS工艺的,虽然具有较低的系统功耗,但是其设计复杂、可移植性差,应用效率不高。本发明采用对ZigBee IP核设计嵌入到FPGA中,目的是为了克服ZigBee芯片的局限性、移植性差的特点,提供一种基于可编程门阵列(FPGA)的ZigBee的IP核构建方法,它可实现ZigBee全部功能;且具有移植性强、配置简单等特点,提高系统集成运算数据速度。
    2、技术方案
    1)、本发明是一种基于FPGA的ZigBee无线传感网络IP核构建方法,它是由处理器???、Avalon总线、计数器???、异步通信???、无线通信???、数字频率控制???、瞬时记忆存储???、DMA控制???、电源控制??榈茸槌?。它们之间的信号流向及位置连接如下所述:
    NiosII CPU处理器一端连接到Avalon总线,另外一端连接到调试接口;计数器??橐欢肆拥阶芟呱狭硪欢肆拥绞菘刂贫?;无线通信??橐欢肆拥椒⑸涠丝刂破髁硪欢肆拥阶芟呱?。
    ①总线控制仲裁???01)一端接到NiosII CPU控制器(02),一端接到瞬时记忆存储???06),其接受来自CPU的控制数据通过Avalon总线对无线??榈目刂?;
    ②无线通信???05)是整个IP核的核心部件,其采用ZigBee协议规定的无线收发模式进行组网。总线控制仲裁(01)接到瞬时记忆存储???06)上,实现接收数据的缓存,以便CPU对数据的处理。通过计数器???03)完成一次收发信号的周期分配。
    ③异步通信???04)接到Avalon总线上,通过对信号的异步通信处理完成对数据的采集处理,通过数字频率控制???07)完成对信号的数字分频完成对信号发射的准备。
    ④DMA???08)用于将传送到??榈男畔⒏粗频侥诖?RAM),并允许已处理的信息自动从内存移到外部外围装置。便于设备对信号的存储功能。
    ⑤电源控制???09)控制整个IP核工作电压与电流,为系统上电做工作。
    2)、本发明是一种基于FPGA的ZigBee无线传感网络IP核构建方法,该方法的具体步骤如下,其流程图如图所示。
    步骤一:硬核构建。根据ZigBee输入输出协议要求,将设计目标分为各个功能???。功能??橹饕ㄗ芟呖刂浦俨媚??01)、NiosII CPU控制器(02)、计数器???03)、异步互信???04)、无线通信???05)、瞬时记忆存储???06)、数字频率控制???07)、DMA控制???08)、电源控制???09)。然后采用硬件描述语言Verilog HDL编写代码构建硬核并实现各部分功能,同时应编写逻辑约束条件来满足要求。
    步骤二:硬核功能与逻辑仿真。应用ModelSim仿真工具对所构建硬核各个??榧岸ゲ隳?榻泄δ芊抡?,根据仿真结果的波形来验证设计的正确性。如果不满足则应修改代码,直到完成各部分功能要求为止。应用QuartusII软件编译环境创建工程文件,将上步通过仿真的各部分功能??槲募魑淙胛募?,设置编译换将参数是编译完成后输出网表文件和输入输出的端口文件。
    步骤三:软核构建。通过NiosII构建无线通信???05)和数字频率控制???07)实现无线数据的收发功能。
    步骤四:激励仿真和端口验证:在布线布局之前对网表文件进行功能验证,根据仿真结果判断整体功能是否满足设计要求。若不满足,则返回步骤一,修改不满足的代码,直到满足为止。
    步骤五:生成ZigBee IP核。逻辑仿真后会生成一个网表文件和对应的端口输入输出文件。在QuartusII软件下,建立顶层设计文件调用生成的ZigBee IP核,分配输入输 出以备其它??榈饔?。
    其中,步骤二中所述的硬核是基于Verilog语言所述的并在QuartusII编译环境下综合实现的。QuartusII编译环境是ALTERA公司推出的FPGA集成开发环境,功能主要包括设计输入、综合、仿真、实现和下载,覆盖了FPGA开发的全过程,功能上来说不需要借助其他任何第三方EDA软件。
    3)设计效果
    现有的ZigBee处理器是基于CMOS工艺的,虽然具有较低的系统功耗,但是其设计复杂、可移植性差,应用效率不高。本文采用对ZigBee IP核设计嵌入到FPGA中,目的是为了克服ZigBee芯片的局限性、移植性差的特点,设计一款可移植、配置简单、应用效率高且成本更小的基于FPGA的ZigBee IP核是很有必要的。在FPGA中不仅可以完全实现ZigBee的全部功能而且还能对所得到的数据进行快速的数据处理。
    四、附图说明
    图1是一个简单的基于FPGA的ZigBee IP核系统示意图
    图2是本发明的基于FPGA的ZigBee IP核系统结构框图
    图3是本发明的基于FPGA的ZigBee IP核的构建方法流程框图
    图中的符号说明如下:
    CPU(Central Processing Unit):中央处理器;
    FPGA:现场可编程门阵列;
    IO:数字量输入输出端口;
    DMA:直接存储器访问。
    五、具体实施方式
    为了系统说明本发明的设计思路,因此给出了ZigBee协议的一个简单示例应用,如图所示。此应用示例系统由NiosII CPU、Avalon总线、计数器???、异步通信???、无线通信???、数字频率控制??樽槌?。无线通信??樵贜iosII CPU的控制下完成对数据收发操作,通过Avalon总线控制访问计数器??楹褪制德士刂颇??,完成对数据分频与计数操作。其中无线通信??槭钦錾璞傅暮诵牟糠?,为基于FPGA的ZigBee IP核提供了硬件实现条件,让数据按照ZigBee协议栈的要求发送,因此设计基于FPGA的ZigBee IP核的设备完成对数 据的采集与发送功能。
    为了嵌入到FPGA中ZigBee无线传感网络IP核实现无线收发功能,方法是NiosII CPU发送指令FPGA总线上控制无线数据的收发。
    实施例:
    图1所示是一种基于FPGA的ZigBee无线传感网络IP核构建方法结构图,以通过对ZigBee无线传感网络进行一次信号发送访问为例,描述本发明的一个实施例。
    1、本发明是一种基于FPGA的ZigBee无线传感网络IP核构建方法,它是由处理器???、Avalon总线、计数器???、异步通信???、无线通信???、数字频率控制???、瞬时记忆存储控制???、DMA控制???、电源控制??榈茸槌?。它们之间的信号流向及位置连接如下所述:NiosII CPU处理器一端连接到Avalon总线,另外一端连接到调试接口;计数器??橐欢肆拥阶芟呱狭硪欢肆拥绞菘刂贫?;无线通信??橐欢肆拥椒⑸涠丝刂破髁硪欢肆拥阶芟呱?。1)总线控制仲裁???01)一端接到NiosII CPU控制器(02),一端接到瞬时记忆存储???06),其接受来自CPU的控制数据通过Avalon总线对无线??榈目刂?;2)无线通信???05)是整个IP核的核心部件,其采用ZigBee协议规定的无线收发模式进行组网。总线控制仲裁(01)接到瞬时记忆存储???06)上,实现接收数据的缓存,以便CPU对数据的处理。通过计数器???03)完成一次收发信号的周期分配。3)异步通信???04)接到Avalon总线上,通过对信号的异步通信处理完成对数据的采集处理,通过数字频率控制???07)完成对信号的数字分频完成对信号发射的准备。4)DMA???08)用于将传送到??榈男畔⒏粗频侥诖?RAM),并允许已处理的信息自动从内存移到外部外围装置。便于设备对信号的存储功能。5)电源控制???09)控制整个IP核工作电压与电流,为系统上电做工作。
    所述的计数器???03)由一个8位计数器、一个16位计数器、一个协议地址计数器组成,完成对数据的计数功能,其??榻釉谧芟呱峡梢酝ü芟呖刂颇??01)完成对所有流经总线的数据进行计数工作。
    所述的异步通信???04)在发送数据时,所发送的数据之间的时隙可以是任意的,当然,接收端必须时刻做好接收的准备。发送端可以在任意时刻开始发送数据,因此必须在每一个字符的开始和结束的地方加上标志,即加上开始位和停止位,以便使接收端能够正确地将每一个字符接收下来。
    所述的无线通信???05)是整个ZigBee IP核的核心部分,主要由无线存储器、CSMA/CA闸门处理器、无线数据接口等组成,通过Avalon总线与总线仲裁控制???01)连 接,通过总线控制核CPU(02)控制器对无线通信???05)进行控制完成无线通信的目的。
    所述的数字频率控制???06)是对数据进行频率控制的,对于新接收的数据通过此??橥瓿煞制悼刂?,对信号的增益和频率双重控制,达到符合其发送数据的功能,此??橛胛尴咄ㄐ拍??05)互通,通过NiosII CPU(02)控制其分频信号最后完成发送。
    所述的瞬时记忆存储???07)是对采集的数据进行瞬时记忆存储的,通过无线通信???05)的数据和总线控制???01)的数据能瞬时的存储到此??橹性谕ü齆iosII CPU(02)处理通过无线通信???05)发送出去。
    所述的DMA???08)用于将传送到??榈男畔⒏粗频侥诖?RAM),并允许已处理的信息自动从内存移到外部外围装置。便于设备对信号的存储功能。所述的电源控制???09)控制整个IP核工作电压与电流,为系统上电做工作。
    2)、本发明是一种基于FPGA的ZigBee无线传感网络IP核构建方法,该方法的具体步骤如下,其流程图如图所示。
    步骤一:硬核构建。根据ZigBee输入输出协议要求,将设计目标分为各个功能???。功能??橹饕ㄗ芟呖刂浦俨媚??01)、NiosII CPU控制器(02)、计数器???03)、异步互信???04)、无线通信???05)、瞬时记忆存储???06)、数字频率控制???07)、DMA控制???08)、电源控制???09)。然后采用硬件描述语言Verliog HDL编写代码构建硬核并实现各部分功能,同时应编写逻辑约束条件来满足要求。
    步骤二:硬核功能与逻辑仿真。应用ModelSim仿真工具对所构建硬核各个??榧岸ゲ隳?榻泄δ芊抡?,根据仿真结果的波形来验证设计的正确性。如果不满足则应修改代码,直到完成各部分功能要求为止。应用QuartusII软件编译环境创建工程文件,将上步通过仿真的各部分功能??槲募魑淙胛募?,设置编译换将参数是编译完成后输出网表文件和输入输出的端口文件。
    步骤三:软核构建。通过NiosII构建无线通信???05)和数字频率控制???07)实现无线数据的收发功能。
    步骤四:激励仿真和端口验证:在布线布局之前对网表文件进行功能验证,根据仿真结果判断整体功能是否满足设计要求。若不满足,则返回步骤一,修改不满足的代码,直到满足为止。
    步骤五:生成ZigBee IP核。逻辑仿真后会生成一个网表文件和对应的端口输入输出文件。在QuartusII软件下,建立顶层设计文件调用生成的ZigBee IP核,分配输入输出以备其它??榈饔?。
    其中,步骤二中所述的硬核是基于Verilog语言描述的并在QuartusII编译环境下综合实现的。QuartusII编译环境是ALTERA公司推出的FPGA集成开发环境,功能主要包括设计输入、综合、仿真、实现和下载,覆盖了FPGA开发的全过程,功能上来说不需要借助其他任何第三方EDA软件。

    关 键 词:
    基于 FPGA ZIGBEE 无线 传感 网络 IP 构建 方法
      专利查询网所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
    关于本文
    本文标题:基于FPGA的ZIGBEE无线传感网络IP核构建方法.pdf
    链接地址://www.4mum.com.cn/p-6156865.html
    关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服客服 - 联系我们

    [email protected] 2017-2018 www.4mum.com.cn网站版权所有
    经营许可证编号:粤ICP备17046363号-1 
     


    收起
    展开
  • 四川郎酒股份有限公司获第十二届人民企业社会责任奖年度环保奖 2019-05-13
  • 银保监会新规剑指大企业多头融资和过度融资 2019-05-12
  • 韩国再提4国联合申办世界杯 中国网友无视:我们自己来 2019-05-11
  • 中国人为什么一定要买房? 2019-05-11
  • 十九大精神进校园:风正扬帆当有为 勇做时代弄潮儿 2019-05-10
  • 粽叶飘香幸福邻里——廊坊市举办“我们的节日·端午”主题活动 2019-05-09
  • 太原设禁鸣路段 设备在测试中 2019-05-09
  • 拜耳医药保健有限公司获第十二届人民企业社会责任奖年度企业奖 2019-05-08
  • “港独”没出路!“梁天琦们”该醒醒了 2019-05-07
  • 陈卫平:中国文化内涵包含三方面 文化复兴表现在其中 2019-05-06
  • 人民日报客户端辟谣:“合成军装照”产品请放心使用 2019-05-05
  • 【十九大·理论新视野】为什么要“建设现代化经济体系”?   2019-05-04
  • 聚焦2017年乌鲁木齐市老城区改造提升工程 2019-05-04
  • 【专家谈】上合组织——构建区域命运共同体的有力实践者 2019-05-03
  • 【华商侃车NO.192】 亲!楼市火爆,别忘了买车位啊! 2019-05-03