• 四川郎酒股份有限公司获第十二届人民企业社会责任奖年度环保奖 2019-05-13
  • 银保监会新规剑指大企业多头融资和过度融资 2019-05-12
  • 韩国再提4国联合申办世界杯 中国网友无视:我们自己来 2019-05-11
  • 中国人为什么一定要买房? 2019-05-11
  • 十九大精神进校园:风正扬帆当有为 勇做时代弄潮儿 2019-05-10
  • 粽叶飘香幸福邻里——廊坊市举办“我们的节日·端午”主题活动 2019-05-09
  • 太原设禁鸣路段 设备在测试中 2019-05-09
  • 拜耳医药保健有限公司获第十二届人民企业社会责任奖年度企业奖 2019-05-08
  • “港独”没出路!“梁天琦们”该醒醒了 2019-05-07
  • 陈卫平:中国文化内涵包含三方面 文化复兴表现在其中 2019-05-06
  • 人民日报客户端辟谣:“合成军装照”产品请放心使用 2019-05-05
  • 【十九大·理论新视野】为什么要“建设现代化经济体系”?   2019-05-04
  • 聚焦2017年乌鲁木齐市老城区改造提升工程 2019-05-04
  • 【专家谈】上合组织——构建区域命运共同体的有力实践者 2019-05-03
  • 【华商侃车NO.192】 亲!楼市火爆,别忘了买车位啊! 2019-05-03
    • / 10
    • 下载费用:30 金币  

    重庆时时彩5开奖结果: 光罩及利用所述光罩进行多芯片同时制备的方法.pdf

    摘要
    申请专利号:

    重庆时时彩单双窍门 www.4mum.com.cn CN201510646783.5

    申请日:

    2015.10.08

    公开号:

    CN106569386A

    公开日:

    2017.04.19

    当前法律状态:

    实审

    有效性:

    审中

    法律详情: 实质审查的生效IPC(主分类):G03F 1/50申请日:20151008|||公开
    IPC分类号: G03F1/50(2012.01)I; H01L21/027 主分类号: G03F1/50
    申请人: 无锡华润上华科技有限公司
    发明人: 胡骏
    地址: 214028 江苏省无锡市国家高新技术产业开发区新洲路8号
    优先权:
    专利代理机构: 广州华进联合专利商标代理有限公司 44224 代理人: 邓云鹏
    PDF完整版下载: PDF下载
    法律状态
    申请(专利)号:

    CN201510646783.5

    授权公告号:

    |||

    法律状态公告日:

    2017.05.17|||2017.04.19

    法律状态类型:

    实质审查的生效|||公开

    摘要

    本发明涉及一种光罩,包括至少两个芯片区域,以及位于各个芯片区域之间、用于将芯片区相互隔离开的芯片隔离带;所述芯片隔离带包括第一区和第二区;所述第二区包围所述第一区;所述第一区包括多个间隔设置的第一图形;所述第二区包括第二图形;所述第一图形和第二图形为透光的图形;所述第二图形的边缘与所述芯片区的边缘的间距大于套刻允许误差;所述第二图形的面积小于所述第一图形的面积。上述光罩可以有效提高芯片制备过程中隔离带的周边芯片的产品良率。本发明还涉及一种利用该光罩进行多芯片同时制备的方法。

    权利要求书

    1.一种光罩,包括至少两个芯片区域,以及位于各个芯片区域之间、用于
    将芯片区相互隔离开的芯片隔离带;其特征在于,所述芯片隔离带包括第一区
    和第二区;所述第二区包围所述第一区;所述第一区包括多个间隔设置的第一
    图形;所述第二区包括第二图形;所述第一图形和第二图形为透光的图形;所
    述第二图形的边缘与所述芯片区的边缘的间距大于套刻允许误差;所述第二图
    形的面积小于所述第一图形的面积。
    2.根据权利要求1所述的光罩,其特征在于,所述第一图形为方形,所述
    第一图形的长度和宽度范围均为1微米~5微米。
    3.根据权利要求2所述的光罩,其特征在于,所述第一图形之间的间距为
    0.3微米~0.5微米。
    4.根据权利要求1所述的光罩,其特征在于,所述第二图形的边缘与所述
    芯片区的边缘的间距大于或等于0.15微米。
    5.根据权利要求4所述的光罩,其特征在于,所述第二图形为方形且为多
    个;所述第二图形的长度和宽度范围均为0.3微米-0.5微米。
    6.根据权利要求1所述的光罩,其特征在于,所述有源区包括形成于所述
    有源区中心位置的第三图形,所述第三图形为透光的图形。
    7.一种采用权利要求1~6任一所述的光罩进行多种芯片同时制备的方法,
    包括以下步骤:
    提供衬底;
    对所述衬底进行光刻和刻蚀形成隔离沟槽;
    对所述隔离沟槽进行填充形成浅沟槽隔离结构,且填充物在衬底表面堆积
    形成隔离层;
    利用所述光罩对所述隔离层进行反向光刻和刻蚀,所述第一图形和第二图
    形区域的隔离层被刻蚀掉;
    利用化学机械抛光去除衬底上的隔离层以得到平坦化的半导体衬底;以及
    进行芯片区的电路图形的制备。
    8.根据权利要求7所述的方法,其特征在于,所述对所述隔离沟槽进行填
    充形成浅沟槽隔离结构,且填充物在衬底表面堆积形成隔离层的步骤为采用高
    密度等离子体化学气相淀积对所述隔离沟槽进行填充形成浅沟槽隔离结构,且
    填充物在衬底表面堆积形成隔离层。
    9.根据权利要求7所述的方法,其特征在于,所述隔离层的材质为氧化硅。
    10.根据权利要求7所述的方法,其特征在于,所述提供衬底的步骤之后、
    所述对所述衬底进行光刻和刻蚀形成隔离沟槽的步骤之前还包括在所述衬底表
    面形成氮化硅层的步骤;
    所述对所述衬底进行光刻和刻蚀的步骤为对所述衬底、所述氮化硅层进行
    光刻和刻蚀。

    说明书

    光罩及利用所述光罩进行多芯片同时制备的方法

    技术领域

    本发明涉及半导体制备技术领域,特别是涉及一种光罩,还涉及一种利用
    所述光罩进行多芯片同时制备的方法。

    背景技术

    在芯片制造过程中,每层电路图形都是通过光刻和刻蚀步骤来定义的。光
    刻步骤是采用特定光束透过光罩,照射到晶圆(wafer)表面的光阻上,形成光
    阻图形。再通过刻蚀步骤在光阻图形的基础上刻蚀衬底材料,在wafer上形成图
    形。光刻步骤是采用shot by shot依次曝光。其中一个shot就是一个光罩的放大
    图形。一般一个光罩上只有一种芯片(chip)图形,但是为了节省光罩,在需要
    同时制备多种芯片时,用户会在一个光罩内放两种芯片,中间用隔离带隔离。
    隔离带一般面积较大以充分隔离两部分芯片。在芯片制造过程中,隔离带是不
    曝光不刻蚀的。因此,在浅沟槽隔离(Shallow Trench Isolation,STI)工艺中进
    行化学机械抛光(Chemical Mechanical Polishing,CMP)时,形成在隔离带上的
    HDP(High Density Plasma,高密度等离子体)氧化硅较厚,体积较大,CMP loading
    (负荷)太重,单靠CMP无法将该位置以及附近有源区表面的HDP氧化硅完
    全去除,从而导致芯片不能正常工作,降低了隔离带周边的芯片的产品良率。

    发明内容

    基于此,有必要提供一种有利于提高隔离带周边的芯片的产品良率的光罩。

    一种光罩,包括至少两个芯片区域,以及位于各个芯片区域之间、用于将
    芯片区相互隔离开的芯片隔离带;所述芯片隔离带包括第一区和第二区;所述
    第二区包围所述第一区;所述第一区包括多个间隔设置的第一图形;所述第二
    区包括第二图形;所述第一图形和第二图形为透光的图形;所述第二图形的边
    缘与所述芯片区的边缘的间距大于套刻允许误差;所述第二图形的面积小于所
    述第一图形的面积。

    在其中一个实施例中,所述第一图形为方形,所述第一图形的长度和宽度
    范围均为1微米~5微米。

    在其中一个实施例中,所述第一图形之间的间距为0.3微米~0.5微米。

    在其中一个实施例中,所述第二图形的边缘与所述芯片区的边缘的间距大
    于或等于0.15微米。

    在其中一个实施例中,所述第二图形为方形且为多个;所述第二图形的长
    度和宽度范围均为0.3微米-0.5微米。

    在其中一个实施例中,所述有源区包括形成于所述有源区中心位置的第三
    图形,所述第三图形为透光的图形。

    还提供一种利用所述光罩进行多芯片同时制备的方法。

    一种采用前述任一实施例所述的光罩进行多种芯片同时制备的方法,包括
    以下步骤:提供衬底;对所述衬底进行光刻和刻蚀形成隔离沟槽;对所述隔离
    沟槽进行填充形成浅沟槽隔离结构,且填充物在衬底表面堆积形成隔离层;利
    用所述光罩对所述隔离层进行反向光刻和刻蚀,所述第一图形和第二图形区域
    的隔离层被刻蚀掉;利用化学机械抛光去除衬底上的隔离层以得到平坦化的半
    导体衬底;以及进行芯片区的电路图形的制备。

    在其中一个实施例中,所述对所述隔离沟槽进行填充形成浅沟槽隔离结构,
    且填充物在衬底表面堆积形成隔离层的步骤为采用高密度等离子体化学气相淀
    积对所述隔离沟槽进行填充形成浅沟槽隔离结构,且填充物在衬底表面堆积形
    成隔离层。

    在其中一个实施例中,所述隔离层的材质为氧化硅。

    在其中一个实施例中,所述提供衬底的步骤之后、所述对所述衬底进行光
    刻和刻蚀形成隔离沟槽的步骤之前还包括在所述衬底表面形成氮化硅层的步
    骤;所述对所述衬底进行光刻和刻蚀的步骤为对所述衬底、所述氮化硅层进行
    光刻和刻蚀。

    上述光罩及利用该光罩进行多芯片同时制备的方法,光罩的芯片隔离带形
    成有透光的第一图形和第二图形。该光罩用于反向光刻和刻蚀过程中,从而可
    以将衬底上第一图形区域和第二图形区域中的隔离层去除,使得衬底表面剩余
    的隔离层较少,极大的减轻了化学机械抛光的载荷,可以确保隔离带和旁边的
    芯片区没有残留的隔离物质,提高了芯片的产品良率。并且,第二图形的面积
    小于第一图形的面积,且第二图形的边缘与芯片区的边缘之间的间距大于套刻
    允许误差,从而可以降低接近芯片区的曝光面积,防止反刻过程中光束超过芯
    片隔离带衍射到旁边的芯片区造成芯片失效,有效提高了芯片隔离带的周边芯
    片的产品良率。

    附图说明

    图1为一实施例中的光罩的局部区域的示意图;

    图2为图1中的芯片隔离带的示意图;

    图3为一实施例中的多芯片同时制备的方法的流程图;

    图4为完成图3所示步骤S330后晶圆包括芯片区和隔离区的剖面示意图;

    图5为完成图3所示步骤S340后晶圆包括芯片区和隔离区的剖面示意图;

    图6为完成图3所示步骤S350后晶圆包括芯片区和隔离区的剖面示意图;

    图7为传统的制备方法得到的晶圆包括芯片区和隔离区的剖面示意图。

    具体实施方式

    为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实
    施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅
    仅用以解释本发明,并不用于限定本发明。

    一种多芯片(chip)同步制备的方法,可以实现在同一个晶圆上制备至少两
    种不同结构的芯片。在芯片的制备过程中,每层电路图形都是通过光刻和刻蚀
    步骤来定义的。光刻步骤采用shot by shot依次曝光,一个shot(光刻视场)就是
    一个光罩的放大图像。在制备过程中,为了节省光罩,在一个光罩内会放置至
    少两种需要制备的芯片图形,中间采用芯片隔离带隔开。芯片隔离带一般面积
    比较大,充分隔离两部分芯片。本实施例以同时制备两种芯片结构为例进行说
    明。

    图1为一实施例中的光罩100的局部区域的示意图,图2为图1中的芯片隔离
    带130的示意图。光罩100用于多芯片同时制备的反向光刻和刻蚀过程中。参见
    图1,光罩100包括第一芯片区域110、第二芯片区域120以及芯片隔离带130。其
    中,芯片隔离带130位于各芯片区域之间,用于将芯片区相互隔离开。芯片隔离
    带130则包括第一区132和第二区134,如图2。第二区134包围第一区132。第一
    区132包括多个间隔设置的透光的第一图形1322。第一图形1322的形状可以为规
    则的方形,如长方形或者矩形,也可以为不规则的形状。在本实施例中,第一
    图形1322的形状为方形,其长度和宽度范围均在1-5微米之间。第一图形1322的
    尺寸(长度或者宽度)过小(小于1微米)时,刻蚀去除的隔离层的面积较小,
    从而对化学机械抛光的载荷(CMP loading)改善不够;尺寸过大(大于5微米)
    时,则会导致化学机械抛光后表面的凹陷过于严重(STI面积过大,研磨后就会
    形成碗状凹槽),平坦度较差,对后面层次的光刻不利。第一图形1322之间的
    间距在0.3微米~0.5微米之间。在本实施例中,第一图形1322的尺寸为4微米×1
    微米,间距为0.3微米,从而既可以降低化学机械抛光过程的载荷也可以避免化
    学机械抛光过程的表面凹陷的现象发生。

    第二区134形成有透光的第二图形1342。为避免反向(RE)光刻和刻蚀过程
    中曝光面积过大导致RE光刻的曝光显影能力不足并导致部分光线衍射到旁边的
    芯片区域造成芯片失效,本实施例中将第二图形1342的面积设置为远小于第一
    图形1322的面积。并且,第二图形1342的边缘与芯片区的边缘的间距a大于或等
    于套刻(overlay)允许误差,从而确保在overlay波动的情况下,曝光区域仍然
    不会超过芯片隔离带进入到旁边的芯片区,造成旁边的芯片失效。在本实施例
    中,第二图形1342为多个,第二图形1342的边缘与芯片区的边缘之间的间距a大
    于或等于0.15微米。第二图形1342的形状同样可以为多种形式,如规则的方形或
    者不规则的多边形。在本实施例中,第二图形1342采用方形,其长度和宽度范
    围均在在0.3~0.5微米之间。当第二图形1342的长度或者宽度小于0.3微米时,其
    超过了光刻精度,曝光不好;当第二图形1342的长度或者宽度大于0.5微米时,
    尺寸过大不便于摆放,还会存在研磨不干净的风险。第二图形1342之间的间距
    在0.15~0.4微米之间。在本实施例中,第二图形1342的尺寸为0.3微米×0.3微米,
    相互之间的间距为0.15微米。第二图形1342的面积相对较小,因此不会导致反刻
    过程中曝光面积过大、反刻的曝光显影能力不足导致光阻残余的问题发生。

    在一实施例中,上述光罩110在芯片区的有源区还可以形成透光的第三图
    形。第三图形位于有源区的中间位置且占有源区的大部分区域。第三图形用于
    在反向光刻和刻蚀过程中,以刻蚀掉第三图形区域的隔离层。

    图3为采用上述光罩进行多芯片同时制备的方法的流程图,该方法包括以下
    步骤。

    S310,提供衬底。

    衬底的材质、厚度以及电阻率等可以根据需要制备的芯片区的结构来进行
    确定。在本实施例中,在提供的衬底表面还会淀积氮化硅层,作为腐蚀过程的
    掩膜阻挡层??梢岳斫?,本实施例中的衬底可以为多层堆叠的结构层。

    S320,对衬底进行光刻和刻蚀形成隔离沟槽。

    采用浅沟槽隔离(Shallow Trench Isolation,STI)工艺对衬底进行光刻和刻
    蚀,从而在衬底上进行隔离沟槽的制备。

    S330,对隔离沟槽进行填充形成浅沟槽隔离结构,且填充物在衬底表面堆
    积形成隔离层。

    采用高密度等离子体化学气相淀积(HDP CVD)对隔离沟槽进行填充形成
    沟槽隔离结构(STI),并且填充物在晶圆表面(即氮化硅层表面)堆积形成隔
    离层。填充的隔离物质(即填充物)为氧化硅。图4为完成步骤S330后晶圆包括
    芯片区和隔离区的剖面示意图,其中,410表示衬底,420表示氮化硅层,430表
    示浅沟槽隔离结构,440表示形成的氧化硅层。

    S340,利用光罩对隔离层进行反向光刻和刻蚀,第一图形和第二图形区域
    的隔离层被刻蚀掉。

    在隔离层表面形成光阻层用作光刻掩膜层。采用特定光束透过光罩,照射
    到光阻层上,形成光阻图形。再通过刻蚀步骤在光阻图形的基础上刻蚀光阻层,
    从而将第一图形以及第二图形区域的隔离层表面暴露出来。以刻蚀后的光阻层
    作为掩膜版对隔离层进行刻蚀,将暴露出来的隔离层中的隔离物质(氧化硅)
    去除,以减少氮化硅层表面的隔离物质的剩余量,从而降低CMP过程的载荷,
    确保CMP过程中氮化硅层表面的隔离物质(氧化硅)能够完全去除,没有残留。
    CMP后如果有源区的氮化硅表面有隔离物质残留,会导致后面的磷酸氮化硅清
    洗步骤中氮化硅去除不了,从而导致有源区硅和多晶硅之间有氮化硅残留,导
    致芯片无法正常工作。在本实施例中,第二图形的边缘与芯片区的边缘之间的
    间距应该大于套刻(overlay)允许误差,从而确保在overlay波动的情况下,曝
    光区域仍然不会超过隔离区进入到旁边的芯片区,造成旁边的芯片失效。并且,
    第二图形的面积相对较小,因此不会因反刻过程中曝光面积过大、反刻的曝光
    显影能力不足导致光阻残余,引起芯片区的芯片失效。在本实施例中,在刻蚀
    完成后还会将形成的光刻胶去除。图5则为完成步骤S340后晶圆包括芯片区和隔
    离区的剖面示意图。其中,450表示将第一图形1322转移到隔离层440上后形成
    的第一图形区域,460则表示将第二图形1342转移到隔离层440后形成的第二图
    形区域。从图5中也可以看出,反向刻蚀后隔离区的氮化硅层420表面剩余的隔
    离物质(氧化硅)的剩余量较少,有效降低了CPM的载荷。

    在一实施例中,在反向光刻和刻蚀过程中,也会将有源区的第三图形区域
    的隔离层去除,从而减少有源区表面的隔离物质的剩余量,降低CMP过程的载
    荷。

    S350,利用化学机械抛光去除衬底上的隔离层以得到平坦化的半导体衬底。

    图6为完成步骤S350后晶圆包括芯片区和隔离区的剖面示意图。本实施例
    中制备得到的半导体衬底的平坦度较高。图7为传统的制备方法得到的晶圆包
    含芯片区和隔离区的剖面示意图,由于其隔离带在光刻和刻蚀中均不曝光不刻
    蚀,从而使得该区域在CMP前的隔离层厚度为STI填充时形成的厚度,导致
    CMP载荷较重,使得芯片的有源区以及隔离区均有隔离物质残余,进而导致芯
    片失效。

    S360,进行芯片区的电路图形的制备。

    在获得的平坦度较高的半导体衬底上进行芯片区的电路图形的制备,从而
    得到多种不同结构的芯片。

    上述多芯片同时制备的方法,光罩的芯片隔离带形成有透光的第一图形和
    第二图形。该光罩用于反向光刻和刻蚀过程中,从而可以将衬底上第一图形区
    域和第二图形区域中的隔离层去除,使得衬底表面剩余的隔离层较少,极大的
    减轻了化学机械抛光的载荷,可以确保隔离带和旁边的芯片区没有残留的隔离
    物质,提高了芯片的产品良率。并且,第二图形的面积小于第一图形的面积,
    且第二图形的边缘与芯片区的边缘之间的间距大于套刻允许误差,从而可以降
    低接近芯片区的曝光面积,防止反刻过程中光束超过芯片隔离带衍射到旁边的
    芯片区造成芯片失效,有效提高了芯片隔离带的周边芯片的产品良率。

    以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对
    上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技
    术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。

    以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,
    但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的
    普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改
    进,这些都属于本发明的?;し段?。因此,本发明专利的?;し段вσ运饺?br />利要求为准。

    关 键 词:
    利用 述光罩 进行 芯片 同时 制备 方法
      专利查询网所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
    关于本文
    本文标题:光罩及利用所述光罩进行多芯片同时制备的方法.pdf
    链接地址://www.4mum.com.cn/p-6092698.html
    关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服客服 - 联系我们

    [email protected] 2017-2018 www.4mum.com.cn网站版权所有
    经营许可证编号:粤ICP备17046363号-1 
     


    收起
    展开
  • 四川郎酒股份有限公司获第十二届人民企业社会责任奖年度环保奖 2019-05-13
  • 银保监会新规剑指大企业多头融资和过度融资 2019-05-12
  • 韩国再提4国联合申办世界杯 中国网友无视:我们自己来 2019-05-11
  • 中国人为什么一定要买房? 2019-05-11
  • 十九大精神进校园:风正扬帆当有为 勇做时代弄潮儿 2019-05-10
  • 粽叶飘香幸福邻里——廊坊市举办“我们的节日·端午”主题活动 2019-05-09
  • 太原设禁鸣路段 设备在测试中 2019-05-09
  • 拜耳医药保健有限公司获第十二届人民企业社会责任奖年度企业奖 2019-05-08
  • “港独”没出路!“梁天琦们”该醒醒了 2019-05-07
  • 陈卫平:中国文化内涵包含三方面 文化复兴表现在其中 2019-05-06
  • 人民日报客户端辟谣:“合成军装照”产品请放心使用 2019-05-05
  • 【十九大·理论新视野】为什么要“建设现代化经济体系”?   2019-05-04
  • 聚焦2017年乌鲁木齐市老城区改造提升工程 2019-05-04
  • 【专家谈】上合组织——构建区域命运共同体的有力实践者 2019-05-03
  • 【华商侃车NO.192】 亲!楼市火爆,别忘了买车位啊! 2019-05-03