• 四川郎酒股份有限公司获第十二届人民企业社会责任奖年度环保奖 2019-05-13
  • 银保监会新规剑指大企业多头融资和过度融资 2019-05-12
  • 韩国再提4国联合申办世界杯 中国网友无视:我们自己来 2019-05-11
  • 中国人为什么一定要买房? 2019-05-11
  • 十九大精神进校园:风正扬帆当有为 勇做时代弄潮儿 2019-05-10
  • 粽叶飘香幸福邻里——廊坊市举办“我们的节日·端午”主题活动 2019-05-09
  • 太原设禁鸣路段 设备在测试中 2019-05-09
  • 拜耳医药保健有限公司获第十二届人民企业社会责任奖年度企业奖 2019-05-08
  • “港独”没出路!“梁天琦们”该醒醒了 2019-05-07
  • 陈卫平:中国文化内涵包含三方面 文化复兴表现在其中 2019-05-06
  • 人民日报客户端辟谣:“合成军装照”产品请放心使用 2019-05-05
  • 【十九大·理论新视野】为什么要“建设现代化经济体系”?   2019-05-04
  • 聚焦2017年乌鲁木齐市老城区改造提升工程 2019-05-04
  • 【专家谈】上合组织——构建区域命运共同体的有力实践者 2019-05-03
  • 【华商侃车NO.192】 亲!楼市火爆,别忘了买车位啊! 2019-05-03
    • / 20
    • 下载费用:30 金币  

    重庆时时彩qq老群: 一种阵列基板、显示面板及制作方法.pdf

    关 键 词:
    一种 阵列 显示 面板 制作方法
      专利查询网所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
    摘要
    申请专利号:

    CN201611025995.2

    申请日:

    2016.11.18

    公开号:

    CN106783871A

    公开日:

    2017.05.31

    当前法律状态:

    实审

    有效性:

    审中

    法律详情: 实质审查的生效IPC(主分类):H01L 27/12申请日:20161118|||公开
    IPC分类号: H01L27/12; H01L27/32; G09G3/3225(2016.01)I 主分类号: H01L27/12
    申请人: 上海天马微电子有限公司; 天马微电子股份有限公司
    发明人: 吴天一; 马骏
    地址: 201201 上海市浦东新区汇庆路888、889号
    优先权:
    专利代理机构: 北京品源专利代理有限公司 11332 代理人: 孟金喆;胡彬
    PDF完整版下载: PDF下载
    法律状态
    申请(专利)号:

    CN201611025995.2

    授权公告号:

    |||

    法律状态公告日:

    2017.06.23|||2017.05.31

    法律状态类型:

    实质审查的生效|||公开

    摘要

    本发明公开了一种阵列基板、显示面板及制作方法,所述阵列基板包括:第一薄膜晶体管和第二薄膜晶体管;所述第一薄膜晶体管和所述第二薄膜晶体管形成于衬底基板的上方,所述第一薄膜晶体管包含金属氧化物薄膜晶体管,所述第二薄膜晶体管包含非晶硅薄膜晶体管,所述第一薄膜晶体管位于所述阵列基板的显示区,所述第二薄膜晶体管位于所述阵列基板的周边电路区。本发明通过在阵列基板显示区使用金属氧化物薄膜晶体管,在阵列基板周边电路区使用非晶硅薄膜晶体管,解决了金属氧化物薄膜晶体管无法同时满足显示面板对正偏压稳定性和阈值电压要求的问题,实现了在改善画面显示效果的同时,提高周边电路区稳定性和良率。

    权利要求书

    1.一种阵列基板,其特征在于,包括:
    第一薄膜晶体管和第二薄膜晶体管;所述第一薄膜晶体管和所述第二薄膜晶体管形成
    于衬底基板的上方,所述第一薄膜晶体管包含金属氧化物薄膜晶体管,所述第二薄膜晶体
    管包含非晶硅薄膜晶体管,所述第一薄膜晶体管位于所述阵列基板的显示区,所述第二薄
    膜晶体管位于所述阵列基板的周边电路区。
    2.根据权利要求1所述的阵列基板,其特征在于,所述阵列基板的周边电路区包括垂直
    移位寄存器VSR,所述VSR包括多个所述第二薄膜晶体管。
    3.根据权利要求1所述的阵列基板,其特征在于,包括:
    金属氧化物半导体层;所述金属氧化物半导体层形成于所述衬底基板上方,且位于所
    述阵列基板的显示区;
    第一绝缘层;所述第一绝缘层形成于所述金属氧化物半导体层上方;
    第一栅极和第二栅极;所述第一栅极形成于所述第一绝缘层上方,且位于所述阵列基
    板的显示区;所述第二栅极形成于所述衬底基板上,且位于所述阵列基板的周边电路区;
    第二绝缘层;所述第二绝缘层形成于所述第一栅极、所述第二栅极、所述金属氧化物半
    导体层以及所述衬底基板上;
    非晶硅半导体层;所述非晶硅半导体层形成于所述第二绝缘层上方,且位于所述阵列
    基板的周边电路区;
    第一源极、第一漏极、第二源极和第二漏极;所述第一源极、所述第一漏极、所述第二源
    极和所述第二漏极形成于所述第二绝缘层上方;所述第二绝缘层对应所述金属氧化物半导
    体的区域设置有第一过孔;所述第一源极和所述第一漏极通过所述第一过孔与所述金属氧
    化物半导体层连接,所述第二源极和所述第二漏极与所述非晶硅半导体层连接;
    第三绝缘层;所述第三绝缘层形成于所述第一源极、所述第一漏极、所述第二源极、所
    述第二漏极以及所述第二绝缘层的上方,所述第三绝缘层上对应所述第一漏极的区域形成
    有第二过孔;
    像素电极;所述像素电极形成于所述第三绝缘层上方,所述像素电极通过所述第二过
    孔与所述第一漏极连接。
    4.根据权利要求3所述的阵列基板,其特征在于,还包括:
    第四绝缘层;所述第四绝缘层形成于所述第二绝缘层上,且所述第四绝缘层和所述非
    晶硅半导体层在同一腔室中连续形成。
    5.根据权利要求3所述的阵列基板,其特征在于,所述第二绝缘层的材料为SiO2或SiNx。
    6.根据权利要求4所述的阵列基板,其特征在于,所述第二绝缘层的材料为SiO2;所述第
    四绝缘层的材料为SiNx。
    7.根据权利要求3或4所述的阵列基板,其特征在于,所述第一绝缘层的材料为SiO2,所
    述第三绝缘层的材料为SiO2和SiNx的至少一种。
    8.根据权利要求1所述的阵列基板,其特征在于,还包括缓冲层,所述缓冲层位于所述
    金属氧化物半导体层与所述衬底基板之间,以及位于所述第二栅极与所述衬底基板之间。
    9.根据权利要求1所述的阵列基板,其特征在于,所述金属氧化物薄膜晶体管的有源层
    包括Zn、Ga、In、Sn、Al、Hf、C、B、N和S中的一种或几种组合而成的金属氧化物。
    10.根据权利要求1所述的阵列基板,其特征在于,所述阵列基板的显示区包括多个像
    素驱动电路,所述像素驱动电路包括至少两个第一薄膜晶体管以及至少一个电容。
    11.一种显示面板,其特征在于,包括权利要求1-10中任一项所述的阵列基板。
    12.根据权利要求11所述的显示面板,其特征在于,所述显示面板为有机发光显示面
    板。
    13.一种阵列基板的制作方法,其特征在于,包括:
    在衬底基板的上方形成第一薄膜晶体管和第二薄膜晶体管;所述第一薄膜晶体管为金
    属氧化物薄膜晶体管,所述第二薄膜晶体管为非晶硅薄膜晶体管,所述第一薄膜晶体管位
    于所述阵列基板的显示区,所述第二薄膜晶体管位于所述阵列基板的周边电路区。
    14.根据权利要求13所述的方法,其特征在于,所述第一薄膜晶体管包括金属氧化物半
    导体层;所述第二薄膜晶体管包括非晶硅半导体层;
    所述在衬底基板的上方形成第一薄膜晶体管和第二薄膜晶体管包括:
    在所述衬底基板上方形成金属氧化物半导体薄膜,并通过构图工艺在所述阵列基板的
    显示区形成所述第一薄膜晶体管的金属氧化物半导体层;
    在所述金属氧化物半导体层上方形成第一绝缘层;
    在所述阵列基板的显示区的所述第一绝缘层上方形成第一栅极,在所述阵列基板的周
    边电路区的所述衬底基板上方形成第二栅极;
    在所述第一栅极、所述第二栅极、所述金属氧化物半导体层以及所述衬底基板上方形
    成第二绝缘层;
    在所述第二绝缘层上方形成非晶硅半导体薄膜,并通过构图工艺在所述阵列基板的周
    边电路区形成所述第二薄膜晶体管的非晶硅半导体层;
    在所述第二绝缘层对应所述金属氧化物半导体层的区域形成第一过孔;
    在所述第二绝缘层上方形成第一源极、第一漏极、第二源极和第二漏极,其中,所述第
    一源极和所述第一漏极通过所述第一过孔与所述金属氧化物半导体层连接,所述第二源极
    和所述第二漏极与所述非晶硅半导体层连接;
    在所述第一源极、所述第一漏极、所述第二源极、所述第二漏极以及所述第二绝缘层的
    上方形成第三绝缘层;
    在所述第三绝缘层上对应所述第一漏极的区域形成第二过孔;
    在所述第三绝缘层上方形成所述像素电极,所述像素电极通过所述第二过孔与所述第
    一漏极连接。
    15.根据权利要求13所述的方法,其特征在于,所述第一薄膜晶体管包括金属氧化物半
    导体层;所述第二薄膜晶体管包括非晶硅半导体层;
    所述在衬底基板的上方形成第一薄膜晶体管和第二薄膜晶体管包括:
    在所述衬底基板上方形成金属氧化物半导体薄膜,并通过构图工艺在所述阵列基板的
    显示区形成所述第一薄膜晶体管的金属氧化物半导体层;
    在所述金属氧化物半导体层上方形成第一绝缘层;
    在所述阵列基板的显示区的所述第一绝缘层上方形成第一栅极,在所述阵列基板的周
    边电路区的所述衬底基板上方形成第二栅极;
    在所述第一栅极、所述第二栅极、所述金属氧化物半导体层以及所述衬底基板上方形
    成第二绝缘层;
    在所述第二绝缘层上方形成第四绝缘层;在所述第四绝缘层上方形成非晶硅半导体薄
    膜,并通过构图工艺在所述阵列基板的周边电路区形成所述第二薄膜晶体管的非晶硅半导
    体层;
    在所述第二绝缘层以及第四绝缘层对应所述金属氧化物半导体层的区域设置第一过
    孔;
    在所述第四绝缘层上方形成第一源极、第一漏极、第二源极和第二漏极,其中,所述第
    一源极和所述第一漏极通过所述第一过孔与所述金属氧化物半导体层连接,所述第二源极
    和所述第二漏极与所述非晶硅半导体层连接;
    在所述第一源极、所述第一漏极、所述第二源极、所述第二漏极以及所述第四绝缘层的
    上方形成第三绝缘层;
    在所述第三绝缘层上对应所述第一漏极的区域形成第二过孔;
    在所述第三绝缘层上方形成像素电极,所述像素电极通过所述第二过孔与所述第一漏
    极连接。
    16.根据权利要求15所述的方法,其特征在于,所述第二绝缘层采用等离子增强化学气
    相沉积方法形成,且制作温度小于或等于220℃,所述第四绝缘层采用等离子增强化学气相
    沉积方法形成,且制作温度小于或等于300℃。
    17.根据权利要求14或15所述的方法,其特征在于,所述非晶硅半导体薄膜和所述第三
    绝缘层都采用等离子增强化学气相沉积方法形成,且制作温度都小于或等于300℃。
    18.根据权利要求14或15所述的方法,其特征在于,所述第一绝缘层采用等离子增强化
    学气相沉积方法形成,且的制作温度小于220℃。
    19.根据权利要求15所述的方法,其特征在于,所述第四绝缘层和所述非晶硅半导体薄
    膜在同一腔室中连续形成。

    说明书

    一种阵列基板、显示面板及制作方法

    技术领域

    本发明实施例涉及显示技术领域,尤其涉及一种阵列基板、显示面板及制作方法。

    背景技术

    金属氧化物薄膜晶体管以金属氧化物半导体层作为薄膜晶体管的有源层材料,由
    于其具有载流子迁移率高、沉积温度低以及透明度高等光学特性,成为主流的显示面板驱
    动技术。

    显示面板对位于显示区中的金属氧化物薄膜晶体管的正偏压稳定性有比较高的
    要求,当显示区中的金属氧化物薄膜晶体管稳定性差时,显示画面容易出现残像或者显示
    器亮度不均匀等问题,因此,需要提高显示区中的金属氧化物薄膜晶体管的正偏压稳定性
    以提高显示面板的显示品质。此外,对于位于显示面板非显示区的金属氧化物薄膜晶体管,
    一般需要其阈值电压达到一定阈值电压值以上才能保证金属氧化物薄膜晶体管栅源极间
    的电压为零时晶体管处于关断状态。

    但通过测试发现金属氧化物薄膜晶体管的阈值电压越大,其正偏压稳定性越差。
    因此,金属氧化物薄膜晶体管无法同时满足显示面板对正偏压稳定性以及阈值电压的要
    求。

    发明内容

    本发明提供一种阵列基板、显示面板及制作方法,以解决金属氧化物薄膜晶体管
    无法同时满足显示面板对正偏压稳定性和阈值电压要求的问题,实现在改善画面显示效果
    的同时,提高周边电路区稳定性和良率的目的。

    第一方面,本发明实施例提供了一种阵列基板,包括:

    第一薄膜晶体管和第二薄膜晶体管;所述第一薄膜晶体管和所述第二薄膜晶体管
    形成于衬底基板的上方,所述第一薄膜晶体管包含金属氧化物薄膜晶体管,所述第二薄膜
    晶体管包含非晶硅薄膜晶体管,所述第一薄膜晶体管位于所述阵列基板的显示区,所述第
    二薄膜晶体管位于所述阵列基板的周边电路区。

    第二方面,本发明实施例还提供了一种显示面板,包括第一方面所述的阵列基板。

    第三方面,本发明实施例还提供了一种阵列基板的制作方法,包括:

    在衬底基板的上方形成第一薄膜晶体管和第二薄膜晶体管;所述第一薄膜晶体管
    为金属氧化物薄膜晶体管,所述第二薄膜晶体管为非晶硅薄膜晶体管,所述第一薄膜晶体
    管位于所述阵列基板的显示区,所述第二薄膜晶体管位于所述阵列基板的周边电路区。

    本发明实施例通过提供一种阵列基板、显示面板及制作方法,通过在阵列基板的
    显示区使用金属氧化物薄膜晶体管,在阵列基板的周边电路区使用非晶硅薄膜晶体管,解
    决了金属氧化物薄膜晶体管无法同时满足显示面板对正偏压稳定性和阈值电压要求的问
    题,实现了在改善画面显示效果的同时,提高周边电路区稳定性和良率。

    附图说明

    图1为本发明实施例提供的一种阵列基板的剖面结构示意图;

    图2为本发明实施例提供的又一种阵列基板的剖面结构示意图;

    图3为本发明实施例提供的又一种阵列基板的剖面结构示意图;

    图4为本发明实施例提供的一种像素驱动电路的结构示意图;

    图5为本发明实施例提供的一种显示面板的结构示意图;

    图6为本发明实施例提供的一种阵列基板的制作方法的流程示意图;

    图7a-图7j为图6中各步骤对应的剖面结构示意图;

    图8为本发明实施例提供的又一种阵列基板的制作方法中步骤205-步骤211的流
    程示意图;

    图9a-图9g分别为图8中各步骤对应的剖面结构示意图。

    具体实施方式

    下面结合附图和实施例对本发明作进一步的详细说明??梢岳斫獾氖?,此处所描
    述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便
    于描述,附图中仅示出了与本发明相关的部分而非全部结构。

    本发明实施例提供了一种阵列基板,包括第一薄膜晶体管和第二薄膜晶体管;第
    一薄膜晶体管和第二薄膜晶体管形成于衬底基板的上方,第一薄膜晶体管包含金属氧化物
    薄膜晶体管,第二薄膜晶体管包含非晶硅薄膜晶体管,第一薄膜晶体管位于阵列基板的显
    示区,第二薄膜晶体管位于阵列基板的周边电路区。

    金属氧化物薄膜晶体管具有载流子迁移率较高、电学性能均一性好,对可见光透
    明、工艺温度低及可大面积制作等优点,将金属氧化物薄膜晶体管应用于阵列基板的显示
    区,能够有效提高显示区的像素密度、开口率以及亮度,同时还能够通过提高金属氧化物薄
    膜晶体管的稳定性提高显示面板的显示品质,避免出现画面残像或亮度不均匀等问题。

    非晶硅薄膜晶体管具有关断电流较低的特性,即只需较低的阈值电压即能够保证
    非晶硅薄膜晶体管的栅源极间的电压为零,使得阵列基板周边电路的非晶硅薄膜晶体管处
    于关断状态,保证阵列基板的周边电路区正常工作。

    本发明实施例通过将金属氧化物薄膜晶体管应用于阵列基板的显示区,将非晶硅
    薄膜晶体管应用于阵列基板的周边电路区,解决了金属氧化物薄膜晶体管无法同时满足显
    示面板对正偏压稳定性和阈值电压要求的问题,实现了在改善画面显示效果的同时,提高
    周边电路区稳定性和良率。

    可选的,阵列基板的周边电路区包括垂直移位寄存器VSR,通过VSR为显示区的各
    行像素提供扫描信号。通过在阵列基板的周边电路区设置VSR能够减少外围驱动芯片的数
    量及相应的连接线数量,节省布局布线的设计空间,降低显示面板的制作成本。其中,VSR包
    括多个第二薄膜晶体管。VSR中的多个第二薄膜晶体管构成多个级联的移位寄存器,各移位
    寄存器与对应的扫描线连接,控制与该行扫描线连接的第一薄膜晶体管的导通与关断,从
    而实现对显示面板中各像素的逐行扫描。

    下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完
    整地描述?;诒痉⒚髦械氖凳├?,本领域普通技术人员在没有做出创造性劳动前提下,所
    获得的所有其他实施例,都属于本发明?;さ姆段?。

    图1为本发明实施例提供的一种阵列基板的剖面结构示意图,如图1所示,阵列基
    板包括:衬底基板1、金属氧化物半导体层2、第一绝缘层3、第一栅极4、第二栅极5、第二绝缘
    层6、非晶硅半导体层7、第一源极8、第一漏极9、第二源极10、第二漏极11、第三绝缘层12和
    像素电极13。

    其中,金属氧化物半导体层2形成于衬底基板1上方,且位于阵列基板的显示区A;
    第一绝缘层3形成于金属氧化物半导体层2上方;第一栅极4形成于第一绝缘层3上方,且位
    于阵列基板的显示区A。第二栅极5形成于衬底基板1上,且位于阵列基板的周边电路区B;第
    二绝缘层6形成于第一栅极4、第二栅极5、金属氧化物半导体层2以及衬底基板1上;非晶硅
    半导体层7形成于第二绝缘层6上方,且位于阵列基板的周边电路区B。第一源极8、第一漏极
    9、第二源极10和第二漏极11形成于第二绝缘层6上方;第二绝缘层6对应金属氧化物半导体
    层2的区域设置有第一过孔;第一源极8和第一漏极9通过第一过孔与金属氧化物半导体层2
    连接,第二源极10和第二漏极11与非晶硅半导体层7连接;第三绝缘层12形成于第一源极8、
    第一漏极9、第二源极10、第二漏极11以及第二绝缘层6的上方,第三绝缘层12上对应第一漏
    极9的区域形成有第二过孔;像素电极13形成于第三绝缘层12上方,像素电极13通过第二过
    孔与第一漏极9连接。因此位于阵列基板的显示区A的金属氧化物薄膜晶体管100为顶栅结
    构,即第一栅极4位于金属氧化物半导体层2的上方。位于阵列基板的周边电路区B的非晶硅
    薄膜晶体管200为底栅结构,即第二栅极5位于非晶硅半导体层7的下方。金属氧化物薄膜晶
    体管100的第一栅极4接收扫描线传输的扫描信号,第一源极8接收数据线传输的数据信号,
    进而实现为像素电极13提供工作电压。

    图2为本发明实施例提供的又一种阵列基板的剖面结构示意图,如图2所示,与上
    述实施例不同的是,本发明实施例中的阵列基板还包括第四绝缘层14,其中,第四绝缘层14
    形成于第二绝缘层6上,且第四绝缘层14和非晶硅半导体层在同一腔室连续形成,这样避免
    了制作腔室的更换以及样品的传递,有效地减少了阵列基板的制作流程,缩短了制作周期,
    进而提升了阵列基板的制作效率。

    可选的,第二绝缘层6的材料为SiO2或SiNx。

    可选的,第二绝缘层6的材料为SiO2;第四绝缘层14的材料为SiNx。第二绝缘层6采
    用SiO2,与金属氧化物半导体层2接触,可以避免制作过程中氢含量较高的绝缘层(如SiNx)
    对金属氧化物半导体层2电学性能的影响。第四绝缘层14采用SiNx,与非晶硅半导体层7接
    触,可以作为非晶硅半导体层7的缓冲钝化层,提高非晶硅半导体层7的成膜质量。

    可选的,第一绝缘层3的材料为SiO2,所述第三绝缘层12的材料为SiO2和SiNx的至
    少一种。第一绝缘层3采用SiO2,与金属氧化物半导体层2接触,可以避免制作过程中氢含量
    较高的绝缘层(如SiNx)对金属氧化物半导体层2电学性能的影响。第三绝缘层12采用SiO2或
    SiNx或二者形成的叠层结构,与非晶硅半导体层7接触,可以作为非晶硅半导体层7的缓冲
    钝化层,提高非晶硅半导体层7的成膜质量。

    可选的,金属氧化物薄膜晶体管的有源层,即图1和图2中的金属氧化物半导体层
    2,包括Zn、Ga、In、Sn、Al、Hf、C、B、N和S中的一种或几种组合而成的金属氧化物。示例性的,
    金属氧化物薄膜晶体管的有源层可以是铟镓锌氧化物(Indium Gallium Zinc Oxide,
    IGZO)。具体的,IGZO是一种含有铟、镓和锌的非晶氧化物,载流子迁移率较高,能够提高金
    属氧化物薄膜晶体管对像素电极的充放电速率,提高像素的响应速度,进而提高像素的扫
    描速率,使得超高分辨率的实现成为可能。金属氧化物薄膜晶体管的有源层例如可以通过
    磁控溅射等方法形成,本发明实施例对金属氧化物薄膜晶体管的有源层的制备工艺不做限
    定。

    图3为本发明实施例提供的又一种阵列基板的剖面结构示意图,如图3所示,与上
    述实施例不同的是,本发明实施例中的阵列基板还包括缓冲层15,其中,缓冲层15位于金属
    氧化物半导体层2与衬底基板1之间,以及位于第二栅极5与衬底基板1之间?;撼宀?5可以
    提高金属氧化物半导体层2以及第二栅极5的成膜质量。示例性的,所述缓冲层15由SiO2薄
    膜和SiNx薄膜叠层构成,其中SiNx薄膜与金属氧化物半导体层2接触设置。

    可选的,若该阵列基板应用在有机发光显示面板中,则本发明实施例提供的阵列
    基板的显示区可以包括多个像素驱动电路,像素驱动电路包括至少两个第一薄膜晶体管以
    及至少一个电容。示例性的,图4为本发明实施例提供的一种像素驱动电路的结构示意图,
    如图4所示,像素驱动电路包括两个第一薄膜晶体管和一个电容,其中,第一薄膜晶体管T1
    的第一栅极连接扫描线Vscan,第一源极与另一第一薄膜晶体管T2的第一栅极相连,第一漏
    极与数据线Vdata连接。电容C1的第一电极与第一薄膜晶体管T2的第一栅极以及第一薄膜晶
    体管T1的第一源极连接,电容C1的第二电极与第一薄膜晶体管T2的第一漏极以及工作电源
    端Vdd连接。第一薄膜晶体管T2的第一源极连接有机发光显示面板OLED的阳极。具体的,当扫
    描线被选中时,第一薄膜晶体管T1开启,数据电压通过第一薄膜晶体管T1对电容C1进行充
    电,电容C1上的电压控制第一薄膜晶体管T2的漏极电流;当扫面线未被选中时,第一薄膜晶
    体T1管截止,储存在电容C1上的电荷继续维持第一薄膜晶体管T2的栅极电压,第一薄膜晶
    体管T1保持导通状态,使OLED处于恒流控制状态。

    需要说明的是,图4只是示例性的给出两个第一薄膜晶体管和一个电容组成的像
    素驱动电路的结构示意图,本发明实施例对组成像素驱动电路的第一薄膜晶体管以及电容
    的个数不作限定,例如,阵列基板的像素驱动电路也可以由三个第一薄膜晶体管与一个电
    容组成。

    本发明实施例还提供了一种显示面板。图5为本发明实施例提供的一种显示面板
    的结构示意图。如图5所示,所述显示面板包括上述实施例中所述的阵列基板300。本发明实
    施例提供的显示面板包括上述实施例中的阵列基板,因此本发明实施例提供的显示面板也
    具备上述实施例中所描述的有益效果,此处不再赘述。需要说明的是,本发明实施例提供的
    显示面板可以是液晶显示面板,还可以是有机发光显示面板OLED。示例性的,有机发光显示
    面板可以是笔记本电脑、平板电脑或显示器等任何具有显示功能的产品或部件。

    基于同一构思,本发明实施例还提供了一种阵列基板的制作方法,所述方法包括:

    在衬底基板的上方形成第一薄膜晶体管和第二薄膜晶体管;第一薄膜晶体管为金
    属氧化物薄膜晶体管,第二薄膜晶体管为非晶硅薄膜晶体管,第一薄膜晶体管位于阵列基
    板的显示区,第二薄膜晶体管位于阵列基板的周边电路区。

    本发明实施例通过将金属氧化物薄膜晶体管应用于阵列基板的显示区,将非晶硅
    薄膜晶体管应用于阵列基板的周边电路区,解决了金属氧化物薄膜晶体管无法同时满足显
    示面板对正偏压稳定性和阈值电压要求的问题,实现了在改善画面显示效果的同时,提高
    周边电路区稳定性和良率。

    图6为本发明实施例提供的一种阵列基板的制作方法的流程示意图。图7a-图7j为
    图6中各步骤对应的剖面结构示意图。如图6所示,所述方法包括:

    步骤S101、在衬底基板上方形成金属氧化物半导体薄膜,并通过构图工艺在阵列
    基板的显示区形成第一薄膜晶体管的金属氧化物半导体层。

    例如,可通过物理或化学气相沉积等方法在衬底基板上方形成金属氧化物半导体
    薄膜,对金属氧化物半导体进行构图工艺,如依次进行旋涂光刻胶、曝光、显影和刻蚀工艺,
    参见图7a,在阵列基板的显示区A形成金属氧化物半导体层2。金属氧化物半导体层2的材料
    例如可以是IGZO。

    步骤S102、在金属氧化物半导体层上方形成第一绝缘层。

    参见图7b,在金属氧化物半导体层2上方形成第一绝缘层3。第一绝缘层3的材料例
    如可以是SiO2。本发明实施例中,可选的采用等离子增强化学气相沉积方法制作形成第一
    绝缘层3,设置制作温度小于220℃。等离子增强化学气相沉积需要的沉积温度较低,对膜层
    的结构和物理性质影响较小,形成的膜层厚度以及成分均匀性较好,且膜层较致密,附着力
    强。

    步骤S103、在阵列基板的显示区的第一绝缘层上方形成第一栅极,在阵列基板的
    周边电路区的衬底基板上方形成第二栅极。

    参见图7c,例如可以通过溅射或蒸镀的方法在阵列基板显示区A的第一绝缘层3的
    上方以及阵列基板的周边电路区B的衬底基板1上沉积一层栅极金属材料,对栅极金属材料
    进行构图工艺以形成第一栅极4和第二栅极5。

    步骤S104、在第一栅极、第二栅极、金属氧化物半导体层以及衬底基板上方形成第
    二绝缘层。

    参见图7d,在第一栅极4、第二栅极5、金属氧化物半导体层2以及衬底1基板上方形
    成第二绝缘层6。第二绝缘层6的材料例如可以是SiO2或SiNx。本发明实施例中,可选的采用
    等离子增强化学气相沉积方法制作形成第二绝缘层6,设置制作温度小于或等于220℃。

    步骤S105、在第二绝缘层上方形成非晶硅半导体薄膜,并通过构图工艺在阵列基
    板的周边电路区形成第二薄膜晶体管的非晶硅半导体层。

    参见图7e,在第二绝缘层6上方形成非晶硅半导体薄膜7,对非晶硅半导体薄膜进
    行构图工艺,以在阵列基板周边电路区的第二绝缘层6上形成非晶硅半导体薄膜图形即非
    晶硅半导体层7??裳〉?,本实施例通过等离子增强化学气相沉积的方法形成非晶硅半导体
    薄膜,设置制作温度小于或等于300℃。由于非晶硅半导体薄膜为无定形硅,制作温越高,非
    晶硅半导体的晶化程度越高,迁移率也就越高,但是温度过高容易影响形成的金属氧化物
    半导体层2的电学性能,综合选定非晶硅半导体薄膜的制作温度小于或等于300℃。

    步骤S106、在第二绝缘层对应金属氧化物半导体层的区域形成第一过孔。

    参见图7f,在第二绝缘层6对应金属氧化物半导体层2的区域形成第一过孔16。示
    例性的,可以使用掩膜版通过光刻的方法形成第一过孔16。

    步骤S107、在第二绝缘层上方形成第一源极、第一漏极、第二源极和第二漏极,其
    中,第一源极和第一漏极通过第一过孔与金属氧化物半导体层连接,第二源极和第二漏极
    与非晶硅半导体层连接。

    参见图7g,在第二绝缘层6上方形成第一源极8、第一漏极9、第二源极10和第二漏
    极11,其中,第一源极8和第一漏极9通过第一过孔与金属氧化物半导体层2连接,第二源极
    10和第二漏极11与非晶硅半导体层7连接。

    步骤S108、在第一源极、第一漏极、第二源极、第二漏极以及第二绝缘层的上方形
    成第三绝缘层。

    参见图7h,在第一源极8、第一漏极9、第二源极10、第二漏极11以及第二绝缘层6的
    上方形成第三绝缘层12。第三绝缘层12的材料例如可以是SiO2或SiNx或二者形成的叠层结
    构。本发明实施例中,可选的采用等离子增强化学气相沉积方法制作形成第三绝缘层12,设
    置制作温度小于或等于300℃。

    步骤S109、在第三绝缘层上对应第一漏极的区域形成第二过孔。

    参见图7i,在第三绝缘层12上对应第一漏极9的区域形成第二过孔17。示例性的,
    可以使用掩膜版通过光刻的方法形成第二过孔17。

    步骤S110、在第三绝缘层上方形成像素电极,像素电极通过第二过孔与第一漏极
    连接。

    参见图7j,在第三绝缘层12上方形成像素电极12,像素电极13通过第二过孔与第
    一漏极9连接。

    另一方面,本发明实施例提供又一种阵列基板的制作方法。图8为本发明实施例提
    供的又一种阵列基板的制作方法中步骤205-步骤211的流程示意图,图9a-图9g分别为图8
    中各步骤对应的剖面结构示意图。在上述实施例的基础上,本发明实施例提供又一种阵列
    基板的制作方法包括:

    步骤S201、在衬底基板上方形成金属氧化物半导体薄膜,并通过构图工艺在阵列
    基板的显示区形成第一薄膜晶体管的金属氧化物半导体层。

    步骤S202、在金属氧化物半导体层上方形成第一绝缘层。

    步骤S203、在阵列基板的显示区的第一绝缘层上方形成第一栅极,在阵列基板的
    周边电路区的衬底基板上方形成第二栅极。

    步骤S204、在第一栅极、第二栅极、金属氧化物半导体层以及衬底基板上方形成第
    二绝缘层。

    步骤S201-步骤S204的剖面结构示意图与步骤S101-步骤S104的剖面结构示意图
    类似,在此不做赘述。

    步骤S205、在第二绝缘层上方形成第四绝缘层。

    参见图9a,在第二绝缘层6上方形成第四绝缘层14。第四绝缘层的材料可以是
    SiNx。本发明实施例中,第四绝缘层可以采用等离子增强化学气相沉积方法形成,且制作温
    度小于或等于300℃。

    步骤S206、在第四绝缘层上方形成非晶硅半导体薄膜,并通过构图工艺在阵列基
    板的周边电路区形成第二薄膜晶体管的非晶硅半导体层。

    参见图9b,在第四绝缘层14上方形成非晶硅半导体薄膜,并通过构图工艺在阵列
    基板的周边电路区B形成第二薄膜晶体管的非晶硅半导体层7。本发明实施例中,可以采用
    等离子增强化学气相沉积方法制作形成非晶硅半导体薄膜,设置制作温度小于或等于300
    ℃。示例性的,非晶硅半导体薄膜可以和第四绝缘层14在同一腔室内连续形成,这样避免了
    制作腔室的更换以及样品的传递,有效地减少了阵列基板的制作流程,缩短了制作周期,进
    而提升了阵列基板的制作效率。

    步骤S207、在第二绝缘层以及第四绝缘层对应金属氧化物半导体层的区域设置第
    一过孔。

    参见图9c,在第二绝缘层6以及第四绝缘层14对应金属氧化物半导体层2的区域设
    置第一过孔16。示例性的,可以使用掩膜版通过光刻的方法形成第一过孔16。

    步骤S208、在第四绝缘层上方形成第一源极、第一漏极、第二源极和第二漏极,其
    中,第一源极和第一漏极通过第一过孔与金属氧化物半导体层连接,第二源极和第二漏极
    与非晶硅半导体层连接。

    参见图9d,在第四绝缘层上方形成第一源极8、第一漏极9、第二源极10和第二漏极
    11,其中,第一源极8和第一漏极9通过第一过孔与金属氧化物半导体层2连接,第二源极10
    和第二漏极11与非晶硅半导体层7连接。

    步骤S209、在第一源极、第一漏极、第二源极、第二漏极以及第二绝缘层的上方形
    成第三绝缘层。

    参见图9e,在第一源极8、第一漏极9、第二源极10、第二漏极11以及第二绝缘层6的
    上方形成第三绝缘层12。第三绝缘层12的材料例如可以是SiO2或SiNx或二者形成的叠层结
    构。本发明实施例中,可选的采用等离子增强化学气相沉积方法制作形成第三绝缘层12,设
    置制作温度小于或等于300℃。

    步骤S210、在第三绝缘层上对应第一漏极的区域形成第二过孔。

    参见图9f,在第三绝缘层12上对应第一漏极9的区域形成第二过孔17。示例性的,
    可以使用掩膜版通过光刻的方法形成第二过孔17。

    步骤S211、在第三绝缘层上方形成像素电极,像素电极通过第二过孔与第一漏极
    连接。

    参见图9g,在第三绝缘层12上方形成像素电极12,像素电极13通过第二过孔与第
    一漏极9连接。

    可选的,在衬底基板1上方形成金属氧化物半导体薄膜之前,可以先形成一缓冲
    层,然后在缓冲层上方淀积金属氧化物半导体薄膜和第二栅极5?;撼宀憧梢蕴岣呓鹗粞趸?br />物半导体层2以及第二栅极5的成膜质量。示例性的,所述缓冲层可以由SiO2薄膜和SiNx薄膜
    叠层构成,其中SiNx薄膜与金属氧化物半导体层2接触设置。

    注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,
    本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、
    重新调整和替代而不会脱离本发明的?;し段?。因此,虽然通过以上实施例对本发明进行
    了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还
    可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。

    关于本文
    本文标题:一种阵列基板、显示面板及制作方法.pdf
    链接地址://www.4mum.com.cn/p-6004883.html
    关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们

    [email protected] 2017-2018 www.4mum.com.cn网站版权所有
    经营许可证编号:粤ICP备17046363号-1 
     


    收起
    展开
  • 四川郎酒股份有限公司获第十二届人民企业社会责任奖年度环保奖 2019-05-13
  • 银保监会新规剑指大企业多头融资和过度融资 2019-05-12
  • 韩国再提4国联合申办世界杯 中国网友无视:我们自己来 2019-05-11
  • 中国人为什么一定要买房? 2019-05-11
  • 十九大精神进校园:风正扬帆当有为 勇做时代弄潮儿 2019-05-10
  • 粽叶飘香幸福邻里——廊坊市举办“我们的节日·端午”主题活动 2019-05-09
  • 太原设禁鸣路段 设备在测试中 2019-05-09
  • 拜耳医药保健有限公司获第十二届人民企业社会责任奖年度企业奖 2019-05-08
  • “港独”没出路!“梁天琦们”该醒醒了 2019-05-07
  • 陈卫平:中国文化内涵包含三方面 文化复兴表现在其中 2019-05-06
  • 人民日报客户端辟谣:“合成军装照”产品请放心使用 2019-05-05
  • 【十九大·理论新视野】为什么要“建设现代化经济体系”?   2019-05-04
  • 聚焦2017年乌鲁木齐市老城区改造提升工程 2019-05-04
  • 【专家谈】上合组织——构建区域命运共同体的有力实践者 2019-05-03
  • 【华商侃车NO.192】 亲!楼市火爆,别忘了买车位啊! 2019-05-03
  • 四川金7乐今日开奖结果查询 中国体育彩票大奖视频 腾讯分分彩计划有哪些 宁夏十一选五技巧 金博棋牌app官网下载最新版 山西11选5专家推荐 短线股票推荐有哪些 体彩幸运赛车走势图带线 新疆11选5在哪 2018海南环岛赛日期 绝杀1号公式 贵州11选5走势图手机板 ewin棋牌娱乐 微信彩票官方网站 新疆十一选五前三 开元棋牌是真人游戏吗