• 四川郎酒股份有限公司获第十二届人民企业社会责任奖年度环保奖 2019-05-13
  • 银保监会新规剑指大企业多头融资和过度融资 2019-05-12
  • 韩国再提4国联合申办世界杯 中国网友无视:我们自己来 2019-05-11
  • 中国人为什么一定要买房? 2019-05-11
  • 十九大精神进校园:风正扬帆当有为 勇做时代弄潮儿 2019-05-10
  • 粽叶飘香幸福邻里——廊坊市举办“我们的节日·端午”主题活动 2019-05-09
  • 太原设禁鸣路段 设备在测试中 2019-05-09
  • 拜耳医药保健有限公司获第十二届人民企业社会责任奖年度企业奖 2019-05-08
  • “港独”没出路!“梁天琦们”该醒醒了 2019-05-07
  • 陈卫平:中国文化内涵包含三方面 文化复兴表现在其中 2019-05-06
  • 人民日报客户端辟谣:“合成军装照”产品请放心使用 2019-05-05
  • 【十九大·理论新视野】为什么要“建设现代化经济体系”?   2019-05-04
  • 聚焦2017年乌鲁木齐市老城区改造提升工程 2019-05-04
  • 【专家谈】上合组织——构建区域命运共同体的有力实践者 2019-05-03
  • 【华商侃车NO.192】 亲!楼市火爆,别忘了买车位啊! 2019-05-03
    • / 19
    • 下载费用:30 金币  

    重庆时时彩最新技巧: 移位寄存器及其驱动方法、栅极驱动装置以及显示装置.pdf

    关 键 词:
    移位寄存器 及其 驱动 方法 栅极 装置 以及 显示装置
      专利查询网所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
    摘要
    申请专利号:

    CN201710119688.9

    申请日:

    2017.03.02

    公开号:

    CN106782284A

    公开日:

    2017.05.31

    当前法律状态:

    授权

    有效性:

    有权

    法律详情: 授权|||实质审查的生效IPC(主分类):G09G 3/20申请日:20170302|||公开
    IPC分类号: G09G3/20; G11C19/28 主分类号: G09G3/20
    申请人: 京东方科技集团股份有限公司
    发明人: 马占洁
    地址: 100015 北京市朝阳区酒仙桥路10号
    优先权:
    专利代理机构: 北京市中咨律师事务所 11247 代理人: 刘薇;李峥
    PDF完整版下载: PDF下载
    法律状态
    申请(专利)号:

    CN201710119688.9

    授权公告号:

    ||||||

    法律状态公告日:

    2018.02.27|||2017.06.23|||2017.05.31

    法律状态类型:

    授权|||实质审查的生效|||公开

    摘要

    本发明提供一种移位寄存器,其包括输入???、保持???、选择输出???、第一、第二以及第三输出???。输入??楸慌渲梦刂频谝缓偷诙诘愕牡缪?。保持??楸慌渲梦糜诒3值谝缓偷诙诘愕牡缪?,以及第一和第二输出??榈氖涑龅缪?。选择输出??楸慌渲梦≡竦谝皇涑瞿?楹?或第二输出??槔词涑錾栊藕?,并根据第二节点的电压来控制第三节点和/或第四节点的电压。第一输出??楸慌渲梦莸谝唤诘愫偷谌诘愕牡缪?,从第一输出端输出第一输出信号。第二输出??楸慌渲梦莸谝唤诘愫偷谒慕诘愕牡缪勾拥诙涑龆耸涑龅诙涑鲂藕?。第三输出??楸慌渲梦莸诙敝有藕藕偷诙诘愕牡缪勾拥谌涑龆耸涑龅谌涑鲂藕?。

    权利要求书

    1.一种移位寄存器,包括输入???、保持???、选择输出???、第一输出???、第二输出
    ??橐约暗谌涑瞿??,
    其中,所述输入??楸慌渲梦堇醋允淙攵说钠鹗夹藕?、来自第一时钟信号端的第
    一时钟信号和来自第一电压端的第一电压来控制第一节点和第二节点的电压;
    所述保持??楸慌渲梦糜诒3炙龅谝缓偷诙诘愕牡缪?,以及所述第一和第二输
    出??榈氖涑鲂藕?;
    所述选择输出??楸慌渲梦≡袼龅谝皇涑瞿?楹?或所述第二输出??槔词涑錾?br />描信号,并根据所述第二节点的电压来控制第三节点和/或第四节点的电压;
    所述第一输出??楸慌渲梦菟龅谝唤诘愫偷谌诘愕牡缪?,从第一输出端输出
    第一输出信号;
    所述第二输出??楸慌渲梦菟龅谝唤诘愫偷谒慕诘愕牡缪勾拥诙涑龆耸涑?br />第二输出信号;
    所述第三输出??楸慌渲梦菟龅诙敝有藕藕退龅诙诘愕牡缪勾拥谌?br />出端输出第三输出信号。
    2.根据权利要求1所述的移位寄存器,其中,所述输入??榘ǖ谝痪骞?、第二晶体
    管和第三晶体管,
    其中所述第一晶体管的控制极耦接所述第一时钟信号端,所述第一晶体管的第一极耦
    接输入端,所述第一晶体管的第二极耦接所述第二节点;
    所述第二晶体管的控制极耦接所述第一时钟信号端,所述第二晶体管的第一极耦接第
    一电压端,所述第二晶体管的第二极耦接所述第一节点;
    所述第三晶体管的控制极耦接所述第二节点,所述第三晶体管的第一极耦接所述第一
    时钟信号端,所述第三晶体管的第二极耦接所述第一节点。
    3.根据权利要求1所述的移位寄存器,其中,所述保持??榘ǖ谝坏缛萜?、第二电容
    器、第三电容器、第四晶体管和第五晶体管,
    所述第一电容器的第一端耦接所述第一节点,所述第一电容器的第二端耦接所述第二
    电压端;
    所述第二电容器的第一端耦接所述第二节点,所述第二电容器的第二端耦接所述第一
    输出端;
    所述第三电容器的第一端耦接所述第二节点,所述第三电容器的第二端耦接所述第二
    输出端;
    所述第四晶体管的控制极耦接所述第一节点,所述第四晶体管的第一极耦接所述第二
    电压端,所述第四晶体管的第二极耦接所述第五晶体管的第一极;
    所述第五晶体管的控制极耦接所述第二时钟信号端,所述第五晶体管的第二极耦接所
    述第二节点。
    4.根据权利要求1所述的移位寄存器,其中,所述选择输出??榘ǖ诹骞?、第七
    晶体管、第八晶体管和第九晶体管,
    所述第六晶体管的控制极耦接所述第一选择信号,所述第六晶体管的第一极耦接所述
    第二节点,所述第六晶体管的第二极耦接所述第三节点;
    所述第七晶体管的控制极耦接所述第二选择信号,所述第七晶体管的第一极耦接所述
    第二电压端,所述第七晶体管的第二极耦接所述第三节点;
    所述第八晶体管的控制极耦接所述第三选择信号,所述第八晶体管的第一极耦接所述
    第二节点,所述第八晶体管的第二极耦接所述第四节点;
    所述第九晶体管的控制极耦接所述第四选择信号,所述第九晶体管的第一极耦接所述
    第二电压端,所述第九晶体管的第二极耦接所述第四节点。
    5.根据权利要求1所述的移位寄存器,其中,所述第一输出??榘ǖ谑骞芎偷谑?br />一晶体管,
    所述第十晶体管的控制极耦接所述第一节点,所述第十晶体管的第一极耦接所述第二
    电压端,所述第十晶体管的第二极耦接所述第一输出端;
    所述第十一晶体管的控制极耦接所述第三节点,所述第十一晶体管的第一极耦接所述
    第二时钟信号端,所述第十一晶体管的第二极耦接所述第一输出端。
    6.根据权利要求1所述的移位寄存器,其中,所述第二输出??榘ǖ谑骞芎偷?br />十三晶体管,
    所述第十二晶体管的控制极耦接所述第一节点,所述第十二晶体管的第一极耦接所述
    第二电压端,所述第十二晶体管的第二极耦接所述第二输出端;
    所述第十三晶体管的控制极耦接所述第四节点,所述第十三晶体管的第一极耦接所述
    第二时钟信号端,所述第十三晶体管的第二极耦接所述第二输出端。
    7.根据权利要求1所述的移位寄存器,其中,所述第三输出??榘ǖ谑木骞芎偷?br />十五晶体管,
    其中所述第十四晶体管的控制极耦接所述第二时钟信号端,所述第十四晶体管的第一
    极耦接所述第二节点,所述第十四晶体管的第二极耦接所述第三输出端;
    所述第十五晶体管的控制极耦接所述第二节点,所述第十五晶体管的第一极耦接所述
    第二时钟信号端,所述第十五晶体管的第二极耦接所述第三输出端。
    8.根据权利要求1所述的移位寄存器,其中,所述第一时钟信号的占空比大于1/2,所述
    第二时钟信号与所述第一时钟信号相差半个周期。
    9.一种驱动如权利要求1所述的移位寄存器的驱动方法,包括:
    在第一时间段,通过输入??榭刂频谝唤诘愫偷诙诘愕牡缪?,以控制第一和第二输
    出??榈氖涑?,以及根据所述第二节点的电压和第二时钟信号控制第三输出??榈氖涑?;
    在第二时间段,通过保持??楸3炙龅诙诘愕牡缪?,在所述输入??榈目刂葡路?br />相所述第一节点的电压,通过选择输出??槔纯刂频谌诘愫偷谒慕诘愕牡缪?,以分别控
    制第一输出??楹偷诙涑瞿?榈氖涑?;
    在第三时间段,通过输入??榭刂频谝唤诘愫偷诙诘愕牡缪?,以控制第一和第二输
    出??榈氖涑?;
    在第四时间段,保持所述第一和第二节点的电压,由所述第一节点的电压控制第一和
    第二输出??榈氖涑?。
    10.根据权利要求9所述的方法,其中,在第二时间段,在通过控制所述第三节点的电压
    而打开所述第二时钟信号到所述第一输出??榈耐返那榭鱿?,从所述第一输出??槭涑?br />所述第二时钟信号;在通过控制所述第三节点的电压而关闭所述第二时钟信号到所述第一
    输出??榈耐返那榭鱿?,通过所述保持??楸3炙龅谝皇涑瞿?榈氖涑?。
    11.根据权利要求9所述的方法,其中,在第二时间段,在通过控制所述第四节点的电压
    而打开所述第二时钟信号到所述第二输出??榈耐返那榭鱿?,从所述第二输出??槭涑?br />所述第二时钟信号;在通过控制所述第四节点的电压而关闭所述第二时钟信号到所述第二
    输出??榈耐返那榭鱿?,通过所述保持??楸3炙龅诙涑瞿?榈氖涑?。
    12.一种栅极驱动装置,包括多个级联的如1-8中任一项所述的移位寄存器,
    其中,第一级移位寄存器的输入端被输入扫描启动信号;
    其它级移位寄存器的输入端耦接上一级移位寄存器的第三输出端,第一时钟信号端耦
    接上一级移位寄存器的第二时钟信号端,第二时钟信号端耦接上一级移位寄存器的第一时
    钟信号端。
    13.一种阵列基板,包括如权利要求12所述的栅极驱动装置。
    14.一种显示装置,包括如权利要求13所述的阵列基板。

    说明书

    移位寄存器及其驱动方法、栅极驱动装置以及显示装置

    技术领域

    本发明涉及显示技术领域,具体地,涉及适用于折叠显示器的移位寄存器及其驱
    动方法、栅极驱动装置、阵列基板以及显示装置。

    背景技术

    随着显示技术的发展,可折叠显示屏越来越流行。在现有技术中,用于驱动可折叠
    显示屏的驱动电路的结构例如为如图1所示的结构。其采用多个级联的传统移位寄存器向
    左右两侧的显示区同步发送同一扫描信号,并通过设置在移位寄存器与左右侧显示区之间
    的控制电路来控制左右侧显示区的开启和关闭。如图1所示,通过控制信号S1和S2来控制左
    侧显示区的显示,通过控制信号S3和S4来控制右侧显示区的显示。然而这种方式会造成较
    难控制输出信号的延迟。

    发明内容

    本文中描述的实施例提供了一种适用于折叠显示的移位寄存器及其驱动方法、栅
    极驱动装置、阵列基板以及显示装置,其能够更好地控制输出信号的延迟,更有利于驱动可
    折叠显示屏。

    根据本发明的第一方面,提供了一种移位寄存器,包括输入???、保持???、选择
    输出???、第一输出???、第二输出??橐约暗谌涑瞿??。输入??楸慌渲梦堇醋允?br />入端的起始信号、来自第一时钟信号端的第一时钟信号和来自第一电压端的第一电压来控
    制第一节点和第二节点的电压。保持??楸慌渲梦糜诒3值谝缓偷诙诘愕牡缪?,以及
    第一和第二输出??榈氖涑鲂藕?。选择输出??楸慌渲梦≡竦谝皇涑瞿?楹?或第二输
    出??槔词涑錾栊藕?,并根据第二节点的电压来控制第三节点和/或第四节点的电压。第
    一输出??楸慌渲梦莸谝唤诘愫偷谌诘愕牡缪?,从第一输出端输出第一输出信号。
    第二输出??楸慌渲梦莸谝唤诘愫偷谒慕诘愕牡缪勾拥诙涑龆耸涑龅诙涑鲂藕?。
    第三输出??楸慌渲梦莸诙敝有藕藕偷诙诘愕牡缪勾拥谌涑龆耸涑龅谌涑?br />信号。

    在本发明的实施例中,输入??榘ǖ谝痪骞?、第二晶体管和第三晶体管。第一
    晶体管的控制极耦接第一时钟信号端,第一晶体管的第一极耦接输入端,第一晶体管的第
    二极耦接第二节点。第二晶体管的控制极耦接第一时钟信号端,第二晶体管的第一极耦接
    第一电压端,第二晶体管的第二极耦接第一节点。第三晶体管的控制极耦接第二节点,第三
    晶体管的第一极耦接第一时钟信号端,第三晶体管的第二极耦接第一节点。

    在本发明的实施例中,保持??榘ǖ谝坏缛萜?、第二电容器、第三电容器、第四
    晶体管和第五晶体管。第一电容器的第一端耦接第一节点,第一电容器的第二端耦接第二
    电压端。第二电容器的第一端耦接第二节点,第二电容器的第二端耦接第一输出端。第三电
    容器的第一端耦接第二节点,第三电容器的第二端耦接第二输出端。第四晶体管的控制极
    耦接第一节点,第四晶体管的第一极耦接第二电压端,第四晶体管的第二极耦接第五晶体
    管的第一极。第五晶体管的控制极耦接第二时钟信号端,第五晶体管的第二极耦接第二节
    点。

    在本发明的实施例中,选择输出??榘ǖ诹骞?、第七晶体管、第八晶体管和
    第九晶体管。第六晶体管的控制极耦接第一选择信号,第六晶体管的第一极耦接第二节点,
    第六晶体管的第二极耦接第三节点。第七晶体管的控制极耦接第二选择信号,第七晶体管
    的第一极耦接第二电压端,第七晶体管的第二极耦接第三节点。第八晶体管的控制极耦接
    第三选择信号,第八晶体管的第一极耦接第二节点,第八晶体管的第二极耦接第四节点。第
    九晶体管的控制极耦接第四选择信号,第九晶体管的第一极耦接第二电压端,第九晶体管
    的第二极耦接第四节点。

    在本发明的实施例中,第一输出??榘ǖ谑骞芎偷谑痪骞?。第十晶体
    管的控制极耦接第一节点,第十晶体管的第一极耦接第二电压端,第十晶体管的第二极耦
    接第一输出端。第十一晶体管的控制极耦接第三节点,第十一晶体管的第一极耦接第二时
    钟信号端,第十一晶体管的第二极耦接第一输出端。

    在本发明的实施例中,第二输出??榘ǖ谑骞芎偷谑骞?。第十二
    晶体管的控制极耦接第一节点,第十二晶体管的第一极耦接第二电压端,第十二晶体管的
    第二极耦接第二输出端。第十三晶体管的控制极耦接第四节点,第十三晶体管的第一极耦
    接第二时钟信号端,第十三晶体管的第二极耦接第二输出端。

    在本发明的实施例中,第三输出??榘ǖ谑木骞芎偷谑寰骞?。第十四
    晶体管的控制极耦接第二时钟信号端,第十四晶体管的第一极耦接第二节点,第十四晶体
    管的第二极耦接第三输出端。第十五晶体管的控制极耦接第二节点,第十五晶体管的第一
    极耦接第二时钟信号端,第十五晶体管的第二极耦接第三输出端。

    在本发明的实施例中,第一时钟信号的占空比大于1/2,第二时钟信号与第一时钟
    信号相差半个周期。

    根据本发明的第二方面,提供了一种驱动如上所述的移位寄存器的驱动方法。该
    方法包括:在第一时间段,通过输入??榭刂频谝唤诘愫偷诙诘愕牡缪?,以控制第一和第
    二输出??榈氖涑?,以及根据第二节点的电压和第二时钟信号控制第三输出??榈氖涑?。
    在第二时间段,通过保持??楸3值诙诘愕牡缪?,在输入??榈目刂葡路聪嗟谝唤诘愕?br />电压,通过选择输出??槔纯刂频谌诘愫偷谒慕诘愕牡缪?,以分别控制第一输出??楹?br />第二输出??榈氖涑?。在第三时间段,通过输入??榭刂频谝唤诘愫偷诙诘愕牡缪?,以控
    制第一和第二输出??榈氖涑?。在第四时间段,保持第一和第二节点的电压,由第一节点的
    电压控制第一和第二输出??榈氖涑?。

    在本发明的实施例中,在第二时间段,在通过控制第三节点的电压而打开第二时
    钟信号到第一输出??榈耐返那榭鱿?,从第一输出??槭涑龅诙敝有藕?;在通过控制
    第三节点的电压而关闭第二时钟信号到第一输出??榈耐返那榭鱿?,通过保持??楸3?br />第一输出??榈氖涑?。

    在本发明的实施例中,在第二时间段,在通过控制第四节点的电压而打开第二时
    钟信号到第二输出??榈耐返那榭鱿?,从第二输出??槭涑龅诙敝有藕?;在通过控制
    第四节点的电压而关闭第二时钟信号到第二输出??榈耐返那榭鱿?,通过保持??楸3?br />第二输出??榈氖涑?。

    根据本发明的第三方面,提供了一种栅极驱动装置,包括多个级联的如上所述的
    移位寄存器。第一级移位寄存器的输入端被输入扫描启动信号。其它级移位寄存器的输入
    端耦接上一级移位寄存器的第三输出端,第一时钟信号端耦接上一级移位寄存器的第二时
    钟信号端,第二时钟信号端耦接上一级移位寄存器的第一时钟信号端。

    根据本发明的第四方面,提供了一种阵列基板,其包括如上所述的栅极驱动装置。

    根据本发明的第五方面,提供了一种显示装置,其包括如上所述的阵列基板。

    根据本发明实施例的移位寄存器及其驱动方法、栅极驱动装置,对移位寄存器结
    构做出改进以适用于折叠显示,并能够更好地控制输出信号的延迟,更有利于驱动用于折
    叠显示的阵列基板和显示装置。

    附图说明

    为了更清楚地说明本发明的实施例的技术方案,下面将对实施例的附图进行简要
    说明,应当知道,以下描述的附图仅仅涉及本发明的一些实施例,而非对本发明的限制,其
    中:

    图1是现有技术中适用于折叠显示的驱动电路的示例图;

    图2是根据本发明的实施例的移位寄存器的示例性框图;

    图3是根据本发明的实施例的移位寄存器的示例性电路图;

    图4是如图3所示的移位寄存器的各信号的时序图;

    图5是根据本发明的实施例的栅极驱动装置的示例性框图;

    图6是根据本发明的实施例的驱动如图2所示的移位寄存器的驱动方法的示意性
    流程图。

    具体实施方式

    为了使本发明的实施例的目的、技术方案和优点更加清楚,下面将结合附图,对本
    发明的实施例的技术方案进行清楚、完整的描述。显然,所描述的实施例是本发明的一部分
    实施例,而不是全部的实施例?;谒枋龅谋痉⒚鞯氖凳├?,本领域技术人员在无需创造
    性劳动的前提下所获得的所有其它实施例,也都属于本发明?;さ姆段?。

    除非另外定义,否则在此使用的所有术语(包括技术和科学术语)具有与本发明主
    题所属的领域的技术人员所通常理解的相同含义。进一步将理解的是,诸如在通常使用的
    词典中定义的那些的术语应解释为具有与说明书上下文和相关技术中它们的含义一致的
    含义,并且将不以理想化或过于正式的形式来解释,除非在此另外明确定义。如在此所使用
    的,将两个或更多部分“连接”或“耦接”到一起的陈述应指该部分直接结合到一起或通过一
    个或多个中间部件结合。

    在本发明的所有实施例中,由于晶体管的源极和漏极(发射极和集电极)是对称
    的,并且N型晶体管和P型晶体管的源极和漏极(发射极和集电极)之间的导通电流方向相
    反,因此在本发明的实施例中,统一将晶体管的受控中间端称为控制极,信号输入端称为第
    一极,信号输出端称为第二极。本发明的实施例中所采用的晶体管主要是开关晶体管。另
    外,诸如“第一”和“第二”的术语仅用于将一个部件(或部件的一部分)与另一个部件(或部
    件的另一部分)区分开。

    图2示出根据本发明的实施例的移位寄存器100的示例性框图。移位寄存器100包
    括输入???10、保持???20、选择输出???30、第一输出???40、第二输出???50以及
    第三输出???60。

    输入???10连接保持???20、选择输出???30、第一输出???40、第二输出模
    块150以及第三输出???60,并被配置为根据来自输入端STV的起始信号、来自第一时钟信
    号端CLK1的第一时钟信号CLK1和来自第一电压端的第一电压VGL来控制其与保持???20
    之间的第一节点P和第二节点Q的电压。

    保持???20连接选择输出???30、第一输出???40、第二输出???50以及第
    三输出???60,并被配置为用于保持第一节点P和第二节点Q的电压,以及第一输出???br />140和第二输出???50的输出电压。

    选择输出???30连接第一输出???40和第二输出???50,并被配置为根据第
    一选择信号SW1、第二选择信号SW2、第二节点Q的电压和来自第二电压端的第二电压VGH来
    控制第三节点X的电压,以及根据第三选择信号SW3、第四选择信号SW4、第二节点Q的电压和
    第二电压VGH来控制第四节点Y的电压。

    第一输出???40被配置为根据第一节点P和第三节点X的电压从第一输出端
    OUTPUT_L选择性地输出来自第二时钟信号端CLK2的第二时钟信号CLK2或者第二电压VGH。

    第二输出???50被配置为根据第一节点P和第四节点Y的电压从第二输出端
    OUTPUT_R选择性地输出第二时钟信号CLK2或者第二电压VGH。

    第三输出???60被配置为根据第二时钟信号CLK2和第二节点Q的电压从第三输
    出端OUTPUT_N选择性地输出第二时钟信号CLK2或者第二电压VGH。

    由于选择输出???30设置在输入???10与第一输出???40和第二输出???br />150之间,其能够在第一输出???40和第二输出???50输出信号之前就做出是否允许输
    出扫描信号的选择,因此根据本实施例的移位寄存器100可以更好地控制输出信号的延迟。
    并且根据本实施例的移位寄存器100具有第三输出???60,其不受到选择输出???30的
    控制,无论是否向左右侧显示区输出扫描信号,第三输出???60都能够向下一级移位寄存
    器提供起始信号。

    图3示出根据本发明的实施例的移位寄存器100的示例性电路图。

    输入???10包括第一晶体管MT1、第二晶体管MT2和第三晶体管MT3。第一晶体管
    MT1的控制极耦接第一时钟信号端CLK1,第一晶体管MT1的第一极耦接输入端STV,第一晶体
    管MT1的第二极耦接第二节点Q。第二晶体管MT2的控制极耦接第一时钟信号端CLK1,第二晶
    体管MT2的第一极耦接第一电压端,第二晶体管MT2的第二极耦接第一节点P。第三晶体管
    MT3的控制极耦接第二节点Q,第三晶体管MT3的第一极耦接第一时钟信号端CLK1,第三晶体
    管MT3的第二极耦接第一节点P。

    保持???20包括第一电容器CS1、第二电容器CS2、第三电容器CS3、第四晶体管
    MT4和第五晶体管MT5。第一电容器CS1的第一端耦接第一节点P,第一电容器CS1的第二端耦
    接第二电压端。第二电容器CS2的第一端耦接第二节点Q,第二电容器CS2的第二端耦接第一
    输出端OUTPUT_L。第三电容器CS3的第一端耦接第二节点Q,第三电容器CS3的第二端耦接第
    二输出端OUTPUT_R。第四晶体管MT4的控制极耦接第一节点P,第四晶体管MT4的第一极耦接
    第二电压端,第四晶体管MT4的第二极耦接第五晶体管MT5的第一极。第五晶体管MT5的控制
    极耦接第二时钟信号端CLK2,第五晶体管MT5的第二极耦接第二节点Q。

    选择输出???30包括第六晶体管MT6、第七晶体管MT7、第八晶体管MT8和第九晶
    体管MT9。第六晶体管MT6的控制极耦接第一选择信号SW1,第六晶体管MT6的第一极耦接第
    二节点Q,第六晶体管MT6的第二极耦接第三节点X。第七晶体管MT7的控制极耦接第二选择
    信号SW2,第七晶体管MT7的第一极耦接第二电压端,第七晶体管MT7的第二极耦接第三节点
    X。第八晶体管MT8的控制极耦接第三选择信号SW3,第八晶体管MT8的第一极耦接第二节点
    Q,第八晶体管MT8的第二极耦接第四节点Y。第九晶体管MT9的控制极耦接第四选择信号
    SW4,第九晶体管MT9的第一极耦接第二电压端,第九晶体管MT9的第二极耦接第四节点Y。

    第一输出???40包括第十晶体管MT10和第十一晶体管MT11。第十晶体管MT10的
    控制极耦接第一节点P,第十晶体管MT10的第一极耦接第二电压端,第十晶体管MT10的第二
    极耦接第一输出端OUTPUT_L。第十一晶体管MT11的控制极耦接第三节点X,第十一晶体管
    MT11的第一极耦接第二时钟信号端CLK2,第十一晶体管MT11的第二极耦接第一输出端
    OUTPUT_L。

    第二输出???50包括第十二晶体管MT12和第十三晶体管MT13。第十二晶体管
    MT12的控制极耦接第一节点P,第十二晶体管MT12的第一极耦接第二电压端,第十二晶体管
    MT12的第二极耦接第二输出端OUTPUT_R。第十三晶体管MT13的控制极耦接第四节点Y,第十
    三晶体管MT13的第一极耦接第二时钟信号端CLK2,第十三晶体管MT13的第二极耦接第二输
    出端OUTPUT_R。

    第三输出???60包括第十四晶体管MT14和第十五晶体管MT15。第十四晶体管
    MT14的控制极耦接第二时钟信号端CLK2,第十四晶体管MT14的第一极耦接第二节点Q,第十
    四晶体管MT14的第二极耦接第三输出端OUTPUT_N。第十五晶体管MT15的控制极耦接第二节
    点Q,第十五晶体管MT15的第一极耦接第二时钟信号端CLK2,第十五晶体管MT15的第二极耦
    接第三输出端OUTPUT_N。

    图4示出如图3所示的移位寄存器的各信号的时序图。下面参考图3以P型晶体管为
    例来描述根据本发明实施例的移位寄存器单元100的工作过程。在下面的实施例中,第一电
    压VGL=“0”,表示低电平;第二电压VGH=“1”,表示高电平。

    首先以全屏显示为例进行说明??梢栽谏杩贾吧柚玫谝谎≡裥藕臩W1=0,
    第二选择信号SW2=1,第三选择信号SW3=0,第四选择信号SW4=1。由于第一选择信号SW1
    为低电平,所以第六晶体管MT6导通。由于第二选择信号SW2为高电平,所以第七晶体管MT7
    截止。由于第三选择信号SW3为低电平,所以第八晶体管MT8导通。由于第四选择信号SW4为
    高电平,所以第九晶体管MT9截止。

    在第一阶段,STV=0,CLK1=0,CLK2=1。

    由于第一时钟信号CLK1为低电平,所以第一晶体管MT1和第二晶体管MT2导通。来
    自第一电压VGL的低电平通过第二晶体管MT2被输入到第一节点P,使得第十晶体管MT10和
    第十二晶体管MT12导通,从而在第一输出端OUTPUT_L和第二输出端OUTPUT_R都输出将来自
    第二电压VGH的高电平。来自输入端STV的低电平通过第一晶体管MT1被输入到第二节点Q,
    从而向第二电容器CS2和第三电容器CS3的第一端充入低电平。来自第二节点Q的低电平分
    别通过第六晶体管MT6和第八晶体管MT8使第三节点X和第四节点Y为低电平。因此,第十一
    晶体管MT11和第十三晶体管MT13导通,从而在第一输出端OUTPUT_L和第二输出端OUTPUT_R
    都输出将来自第二时钟信号CLK2的高电平。对于第三输出???60,由于第二节点Q为低电
    平,所以第十五晶体管MT15导通,从第三输出端OUTPUT_N输出来自第二时钟信号CLK2的高
    电平。此外,来自第二时钟信号CLK2的高电平使得第十四晶体管MT14截止,所以第二节点Q
    的电压不影响第三输出端OUTPUT_N的输出。

    在第二阶段,STV=1,CLK1=1,CLK2=0。

    由于第一时钟信号CLK1为高电平,所以第一晶体管MT1和第二晶体管MT2截止。第
    二节点Q的电压通过第二电容器CS2和第三电容器CS3被保持为低电平,使第三节点X和第四
    节点Y为低电平。因此,第十一晶体管MT11和第十三晶体管MT13导通,从而在第一输出端
    OUTPUT_L和第二输出端OUTPUT_R都输出将来自第二时钟信号CLK2的低电平。此外,来自第
    二节点Q的低电平使第三晶体管MT3导通。来自第一时钟信号CLK1的高电平通过第三晶体管
    MT3输入到第一节点P,从而使第十晶体管MT10和第十二晶体管MT12截止。因此在本阶段来
    自第二电压VGH的高电平不影响第一输出端OUTPUT_L和第二输出端OUTPUT_R的信号。对于
    第三输出???60,由于第二节点Q为低电平,所以第十五晶体管MT15导通,从第三输出端
    OUTPUT_N输出来自第二时钟信号CLK2的低电平。此外,来自第二时钟信号CLK2的低电平使
    得第十四晶体管MT14导通,也使得第三输出端OUTPUT_N输出来自第二节点Q的低电平。

    在第三阶段,STV=1,CLK1=0,CLK2=1。

    由于第一时钟信号CLK1为低电平,所以第一晶体管MT1和第二晶体管MT2导通。来
    自第一电压VGL的低电平通过第二晶体管MT2被输入到第一节点P,使得第一电容器CS1的第
    一端被充入低电平以及使得第十晶体管MT10和第十二晶体管MT12导通,从而在第一输出端
    OUTPUT_L和第二输出端OUTPUT_R都输出将来自第二电压VGH的高电平。来自输入端STV的高
    电平通过第一晶体管MT1被输入到第二节点Q,从而向第二电容器CS2和第三电容器CS3的第
    一端充入高电平。来自第二节点Q的高电平分别通过第六晶体管MT6和第八晶体管MT8使第
    三节点X和第四节点Y为高电平。因此,第十一晶体管MT11和第十三晶体管MT13截止,在本阶
    段第一输出端OUTPUT_L和第二输出端OUTPUT_R都不受第二时钟信号CLK2的影响。对于第三
    输出???60,由于第二节点Q为高电平,所以第十五晶体管MT15截止。并且来自第二时钟信
    号CLK2的高电平使得第十四晶体管MT14截止,所以第三输出端OUTPUT_N的电平在本阶段不
    受本级移位寄存器的控制。

    在第四阶段,STV=1,CLK1=1,CLK2=0。

    由于第一时钟信号CLK1为高电平,所以第一晶体管MT1和第二晶体管MT2截止。第
    一节点P的电压通过第一电容器CS1被保持为低电平,使第十晶体管MT10和第十二晶体管
    MT12导通,从而在第一输出端OUTPUT_L和第二输出端OUTPUT_R都输出将来自第二电压VGH
    的高电平。来自第一节点P的低电平使第四晶体管MT4导通,来自第二时钟信号CLK2的低电
    平使第五晶体管MT5导通,因此来自第二电压VGH的高电平通过第四晶体管MT4和第五晶体
    管MT5使第二节点Q为高电平。来自第二节点Q的高电平分别通过第六晶体管MT6和第八晶体
    管MT8使第三节点X和第四节点Y为高电平。因此,第十一晶体管MT11和第十三晶体管MT13截
    止,在本阶段第一输出端OUTPUT_L和第二输出端OUTPUT_R都不受第二时钟信号CLK2的影
    响。对于第三输出???60,由于第二节点Q为高电平,所以第十五晶体管MT15截止。来自第
    二时钟信号CLK2的低电平使得第十四晶体管MT14导通,从而在第三输出端OUTPUT_N输出来
    自第二节点Q的高电平。

    在本实施例中,如图4所示,第一时钟信号CLK1的占空比大于1/2,第二时钟信号
    CLK2与第一时钟信号CLK1相差半个周期。因为在从一个阶段过渡到下一个阶段的时候,第
    一时钟信号CLK1和第二时钟信号CLK2都处于高电平,所以可以避免移位寄存器100的输出
    电压不稳定。例如在第二阶段,在来自第一时钟信号CLK1的高电平通过第三晶体管MT3输入
    到第一节点P,从而使第十晶体管MT10和第十二晶体管MT12截止之前,第二时钟信号CLK2也
    为高电平,这样可以避免第一输出端OUTPUT_L和第二输出端OUTPUT_R的输出电压的不稳
    定。

    而且用于第一输出端OUTPUT_L和第二输出端OUTPUT_R的选择输出电路被配置为
    控制第十一晶体管MT11和第十三晶体管MT13的控制端,使得第一输出端OUTPUT_L和第二输
    出端OUTPUT_R的输出信号的延迟能够得到较好的控制。

    在替代实施例中,可以仅在第二阶段将第一至第四选择信号设置为SW1=0,SW2=
    1,SW3=0,SW4=1?;箍梢栽诎ǖ诙锥蔚娜舾筛鼋锥谓谝恢恋谒难≡裥藕派柚梦猄W1
    =0,SW2=1,SW3=0,SW4=1。

    下面再以关闭第一显示区(对应于第一输出端OUTPUT_L的显示区)为例,对扫描过
    程进行说明??梢栽谏杩贾吧柚玫谝谎≡裥藕臩W1=1,第二选择信号SW2=0,第三选
    择信号SW3=0,第四选择信号SW4=1。由于第一选择信号SW1为高电平,所以第六晶体管MT6
    截止。由于第二选择信号SW2为低电平,所以第七晶体管MT7导通,第三节点X的电压为来自
    第二电压VGH的高电压,从而使得第十一晶体管MT11截止。因此在本示例中,在各个阶段,第
    一输出端OUTPUT_L都不受第二时钟信号CLK2的影响。由于第三选择信号SW3为低电平,所以
    第八晶体管MT8导通。由于第四选择信号SW4为高电平,所以第九晶体管MT9截止。

    在第一阶段,STV=0,CLK1=0,CLK2=1。

    由于第一时钟信号CLK1为低电平,所以第一晶体管MT1和第二晶体管MT2导通。来
    自第一电压VGL的低电平通过第二晶体管MT2被输入到第一节点P,使得第十晶体管MT10和
    第十二晶体管MT12导通,从而在第一输出端OUTPUT_L和第二输出端OUTPUT_R都输出将来自
    第二电压VGH的高电平。并且来自第二电压VGH的高电平对第二电容器CS2的第二端充入高
    电平。来自输入端STV的低电平通过第一晶体管MT1被输入到第二节点Q,从而向第二电容器
    CS2和第三电容器CS3的第一端充入低电平。来自第二节点Q的低电平通过第八晶体管MT8使
    第四节点Y为低电平。因此,第十三晶体管MT13导通,从而在第二输出端OUTPUT_R输出将来
    自第二时钟信号CLK2的高电平。对于第三输出???60,由于第二节点Q为低电平,所以第十
    五晶体管MT15导通,从第三输出端OUTPUT_N输出来自第二时钟信号CLK2的高电平。此外,来
    自第二时钟信号CLK2的高电平使得第十四晶体管MT14截止,所以第二节点Q的电压不影响
    第三输出端OUTPUT_N的输出。

    在第二阶段,STV=1,CLK1=1,CLK2=0。

    由于第一时钟信号CLK1为高电平,所以第一晶体管MT1和第二晶体管MT2截止。第
    二节点Q的电压通过第二电容器CS2和第三电容器CS3被保持为低电平,使第四节点Y为低电
    平。因此,第十三晶体管MT13导通,从而第二输出端OUTPUT_R输出将来自第二时钟信号CLK2
    的低电平。此外,来自第二节点Q的低电平使第三晶体管MT3导通。来自第一时钟信号CLK1的
    高电平通过第三晶体管MT3输入到第一节点P,从而使第十晶体管MT10和第十二晶体管MT12
    截止。因此在本阶段来自第二电压VGH的高电平不影响第一输出端OUTPUT_L和第二输出端
    OUTPUT_R的信号。由于第二电容器CS2的第二端被保持为高电平,所以第一输出端OUTPUT_L
    输出高电平。对于第三输出???60,由于第二节点Q为低电平,所以第十五晶体管MT15导
    通,从第三输出端OUTPUT_N输出来自第二时钟信号CLK2的低电平。此外,来自第二时钟信号
    CLK2的低电平使得第十四晶体管MT14导通,也使得第三输出端OUTPUT_N输出来自第二节点
    Q的低电平。

    在第三阶段,STV=1,CLK1=0,CLK2=1。

    由于第一时钟信号CLK1为低电平,所以第一晶体管MT1和第二晶体管MT2导通。来
    自第一电压VGL的低电平通过第二晶体管MT2被输入到第一节点P,使得第一电容器CS1的第
    一端被充入低电平以及使得第十晶体管MT10和第十二晶体管MT12导通,从而在第一输出端
    OUTPUT_L和第二输出端OUTPUT_R都输出将来自第二电压VGH的高电平。来自输入端STV的高
    电平通过第一晶体管MT1被输入到第二节点Q,从而向第二电容器CS2和第三电容器CS3的第
    一端充入高电平。来自第二节点Q的高电平通过第八晶体管MT8使第四节点Y为高电平。因
    此,第十三晶体管MT13截止,在本阶段第二输出端OUTPUT_R不受第二时钟信号CLK2的影响。
    对于第三输出???60,由于第二节点Q为高电平,所以第十五晶体管MT15截止。并且来自第
    二时钟信号CLK2的高电平使得第十四晶体管MT14截止,所以第三输出端OUTPUT_N的电平在
    本阶段不受本级移位寄存器的控制。

    在第四阶段,STV=1,CLK1=1,CLK2=0。

    由于第一时钟信号CLK1为高电平,所以第一晶体管MT1和第二晶体管MT2截止。第
    一节点P的电压通过第一电容器CS1被保持为低电平,使第十晶体管MT10和第十二晶体管
    MT12导通,从而在第一输出端OUTPUT_L和第二输出端OUTPUT_R都输出将来自第二电压VGH
    的高电平。来自第一节点P的低电平使第四晶体管MT4导通,来自第二时钟信号CLK2的低电
    平使第五晶体管MT5导通,因此来自第二电压VGH的高电平通过第四晶体管MT4和第五晶体
    管MT5使第二节点Q为高电平。来自第二节点Q的高电平通过第八晶体管MT8使第四节点Y为
    高电平。因此,第十三晶体管MT13截止,在本阶段第二输出端OUTPUT_R不受第二时钟信号
    CLK2的影响。对于第三输出???60,由于第二节点Q为高电平,所以第十五晶体管MT15截
    止。来自第二时钟信号CLK2的低电平使得第十四晶体管MT14导通,从而在第三输出端
    OUTPUT_N输出来自第二节点Q的高电平。

    在本示例中,能够在第一输出端OUTPUT_L不输出扫描信号的情况下,仍然在第三
    输出端OUTPUT_N输出用于下一级移位寄存器的起始信号。因此关闭第一显示区不会影响第
    二显示区(对应于第二输出端OUTPUT_R的显示区)的显示。

    在替代实施例中,可以仅在第二阶段将第一至第四选择信号设置为SW1=1,SW2=
    0,SW3=0,SW4=1?;箍梢栽诎ǖ诙锥蔚娜舾筛鼋锥谓谝恢恋谒难≡裥藕派柚梦猄W1
    =1,SW2=0,SW3=0,SW4=1。

    本领域的技术人员应理解的是,与上述示例相似地,在关闭第二显示区的实施例
    中,可以在扫描开始之前将第三选择信号SW3设置为高电平,第四选择信号SW4设置为低电
    平。也可以仅在第二阶段或者在包括第二阶段的若干个阶段做出上述设置。

    同样地,本领域的技术人员应理解的是,通过改变移位寄存器100中各信号的电
    平,根据本发明实施例的移位寄存器单元100的电路可以采用N型晶体管来实现,也可以部
    分地采用P型晶体管,部分地采用N型晶体管来实现。

    图5示出根据本发明的实施例的栅极驱动装置的示例性框图。该栅极驱动装置包
    括多个级联的如上所述的移位寄存器100。第一级移位寄存器的输入端STV被输入扫描启动
    信号。其它级移位寄存器的输入端STV耦接上一级移位寄存器的第三输出端OUTPUT_N,第一
    时钟信号端CLK1耦接上一级移位寄存器的第二时钟信号端CLK2,第二时钟信号端CLK2耦接
    上一级移位寄存器的第一时钟信号端CLK1。

    如图5所示,在第一级移位寄存器中,输入端STV被输入扫描启动信号,第一时钟信
    号端CLK1耦接第一时钟信号Clock1,第二时钟信号端CLK2耦接第二时钟信号Clock2,第一
    输出端OUTPUT_L输出第一输出信号OUTPUT_L_1,第二输出端OUTPUT_R输出第二输出信号
    OUTPUT_R_1,第三输出端OUTPUT_N输出第三输出信号OUTPUT_N_1。

    在第二级移位寄存器中,输入端STV被输入来自第一级移位寄存器的第三输出信
    号OUTPUT_N_1,第一时钟信号端CLK1耦接第二时钟信号Clock2,第二时钟信号端CLK2耦接
    第一时钟信号Clock1,第一输出端OUTPUT_L输出第一输出信号OUTPUT_L_2,第二输出端
    OUTPUT_R输出第二输出信号OUTPUT_R_2,第三输出端OUTPUT_N输出第三输出信号OUTPUT_
    N_2。

    在第三级移位寄存器中,输入端STV被输入来自第二级移位寄存器的第三输出信
    号OUTPUT_N_2,第一时钟信号端CLK1耦接第一时钟信号Clock1,第二时钟信号端CLK2耦接
    第二时钟信号Clock2,第一输出端OUTPUT_L输出第一输出信号OUTPUT_L_3,第二输出端
    OUTPUT_R输出第二输出信号OUTPUT_R_3,第三输出端OUTPUT_N输出第三输出信号OUTPUT_
    N_3。

    在第四级移位寄存器中,输入端STV被输入来自第三级移位寄存器的第三输出信
    号OUTPUT_N_3,第一时钟信号端CLK1耦接第二时钟信号Clock2,第二时钟信号端CLK2耦接
    第一时钟信号Clock1,第一输出端OUTPUT_L输出第一输出信号OUTPUT_L_4,第二输出端
    OUTPUT_R输出第二输出信号OUTPUT_R_4,第三输出端OUTPUT_N输出第三输出信号OUTPUT_
    N_4。

    随后的移位寄存器的连接方式以此类推,不再赘述。

    图6示出根据本发明的实施例的驱动如图2所示的移位寄存器100的驱动方法的示
    意性流程图。

    在第一时间段(即步骤S602),在第一时钟信号CLK1的控制下,通过第一电压端设
    置第一节点P的电压并且通过输入端STV设置第二节点Q的电压,从而控制第一输出???40
    和第二输出???50的输出,以及由第二节点Q的电压和第二时钟信号CLK2控制第三输出模
    块160的输出。

    在第二时间段(即步骤S604),保持第二节点Q的电压,在第二节点Q的电压的控制
    下将第一时钟信号CLK1输入第一节点P,根据第一选择信号SW1和第二选择信号SW2来控制
    第三节点X的电压,从而控制第一输出???40的输出,根据第三选择信号SW3和第四选择信
    号SW4来控制第四节点Y的电压,从而控制第二输出???50的输出,以及由第二节点Q的电
    压和第二时钟信号CLK2控制第三输出???60的输出。

    在第三时间段(即步骤S606),在第一时钟信号CLK1的控制下,通过第一电压端设
    置第一节点P的电压并且通过输入端STV设置第二节点Q的电压,从而控制第一输出???40
    和第二输出???50的输出。

    在第四时间段(即步骤S608),保持第一节点P和第二节点Q的电压,由第一节点P的
    电压控制第一输出???40和第二输出???50的输出,由第二节点Q的电压和第二时钟信
    号CLK2控制第三输出???60的输出。

    在一个示例中,在第二时间段,在通过控制第三节点X的电压而打开第二时钟信号
    CLK2到第一输出???40的通路的情况下,从第一输出???40输出第二时钟信号CLK2;在
    通过控制第三节点X的电压而关闭第二时钟信号CLK2到第一输出???40的通路的情况下,
    通过保持???20保持第一输出???40的输出。

    在一个示例中,在第二时间段,在通过控制第四节点Y的电压而打开第二时钟信号
    CLK2到第二输出???50的通路的情况下,从第二输出???50输出第二时钟信号CLK2;在
    通过控制第四节点Y的电压而关闭第二时钟信号CLK2到第二输出???50的通路的情况下,
    通过保持???20保持第二输出???50的输出。

    如前所述,根据本发明实施例的移位寄存器及其驱动方法、栅极驱动装置,对移位
    寄存器结构做出改进以适用于折叠显示,并能够更好地控制输出信号的延迟,更有利于驱
    动用于折叠显示的阵列基板和显示装置。

    本发明实施例提供的显示装置可以应用于任何具有显示功能的产品,例如,电子
    纸、手机、平板电脑、电视机、笔记本电脑、数码相框或导航仪等。

    除非上下文中另外明确地指出,否则在本文和所附权利要求中所使用的词语的单
    数形式包括复数,反之亦然。因而,当提及单数时,通常包括相应术语的复数。相似地,措辞
    “包含”和“包括”将解释为包含在内而不是独占性地。同样地,术语“包括”和“或”应当解释
    为包括在内的,除非本文中明确禁止这样的解释。在本文中使用术语“示例”之处,特别是当
    其位于一组术语之后时,所述“示例”仅仅是示例性的和阐述性的,且不应当被认为是独占
    性的或广泛性的。

    适应性的进一步的方面和范围从本文中提供的描述变得明显。应当理解,本申请
    的各个方面可以单独或者与一个或多个其它方面组合实施?;褂Φ崩斫?,本文中的描述和
    特定实施例旨在仅说明的目的并不旨在限制本申请的范围。

    以上对本发明的若干实施例进行了详细描述,但显然,本领域技术人员可以在不
    脱离本发明的精神和范围的情况下对本发明的实施例进行各种修改和变型。本发明的?;?br />范围由所附的权利要求限定。

    关于本文
    本文标题:移位寄存器及其驱动方法、栅极驱动装置以及显示装置.pdf
    链接地址://www.4mum.com.cn/p-6004779.html
    关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们

    [email protected] 2017-2018 www.4mum.com.cn网站版权所有
    经营许可证编号:粤ICP备17046363号-1 
     


    收起
    展开
  • 四川郎酒股份有限公司获第十二届人民企业社会责任奖年度环保奖 2019-05-13
  • 银保监会新规剑指大企业多头融资和过度融资 2019-05-12
  • 韩国再提4国联合申办世界杯 中国网友无视:我们自己来 2019-05-11
  • 中国人为什么一定要买房? 2019-05-11
  • 十九大精神进校园:风正扬帆当有为 勇做时代弄潮儿 2019-05-10
  • 粽叶飘香幸福邻里——廊坊市举办“我们的节日·端午”主题活动 2019-05-09
  • 太原设禁鸣路段 设备在测试中 2019-05-09
  • 拜耳医药保健有限公司获第十二届人民企业社会责任奖年度企业奖 2019-05-08
  • “港独”没出路!“梁天琦们”该醒醒了 2019-05-07
  • 陈卫平:中国文化内涵包含三方面 文化复兴表现在其中 2019-05-06
  • 人民日报客户端辟谣:“合成军装照”产品请放心使用 2019-05-05
  • 【十九大·理论新视野】为什么要“建设现代化经济体系”?   2019-05-04
  • 聚焦2017年乌鲁木齐市老城区改造提升工程 2019-05-04
  • 【专家谈】上合组织——构建区域命运共同体的有力实践者 2019-05-03
  • 【华商侃车NO.192】 亲!楼市火爆,别忘了买车位啊! 2019-05-03
  • 吉林11选50 双色球坐标准 69游戏中心69棋牌游戏大厅 排列三组三直选复式奖金是多少 澳洲幸运10技巧 000026股票行情 重庆百变王牌走势图1o0期 北京快乐8外挂 内蒙古十一选五前一值走势图 360彩票老11选5遗漏 豹子棋牌里什么意思 澳洲幸运8开奖网址 怎么看大乐透的规律 大乐透125期历史记录 辽宁十一选五开奖号 广西11选5号码查询