• 四川郎酒股份有限公司获第十二届人民企业社会责任奖年度环保奖 2019-05-13
  • 银保监会新规剑指大企业多头融资和过度融资 2019-05-12
  • 韩国再提4国联合申办世界杯 中国网友无视:我们自己来 2019-05-11
  • 中国人为什么一定要买房? 2019-05-11
  • 十九大精神进校园:风正扬帆当有为 勇做时代弄潮儿 2019-05-10
  • 粽叶飘香幸福邻里——廊坊市举办“我们的节日·端午”主题活动 2019-05-09
  • 太原设禁鸣路段 设备在测试中 2019-05-09
  • 拜耳医药保健有限公司获第十二届人民企业社会责任奖年度企业奖 2019-05-08
  • “港独”没出路!“梁天琦们”该醒醒了 2019-05-07
  • 陈卫平:中国文化内涵包含三方面 文化复兴表现在其中 2019-05-06
  • 人民日报客户端辟谣:“合成军装照”产品请放心使用 2019-05-05
  • 【十九大·理论新视野】为什么要“建设现代化经济体系”?   2019-05-04
  • 聚焦2017年乌鲁木齐市老城区改造提升工程 2019-05-04
  • 【专家谈】上合组织——构建区域命运共同体的有力实践者 2019-05-03
  • 【华商侃车NO.192】 亲!楼市火爆,别忘了买车位啊! 2019-05-03
    • / 37
    • 下载费用:30 金币  

    重庆时时彩官方新闻: 通过显示接口传送压缩显示数据的数据处理系统.pdf

    摘要
    申请专利号:

    重庆时时彩单双窍门 www.4mum.com.cn CN201380052840.6

    申请日:

    2013.09.09

    公开号:

    CN104704551A

    公开日:

    2015.06.10

    当前法律状态:

    授权

    有效性:

    有权

    法律详情: 授权|||实质审查的生效IPC(主分类):G09G 5/00申请日:20130909|||公开
    IPC分类号: G09G5/00 主分类号: G09G5/00
    申请人: 联发科技股份有限公司
    发明人: 朱启诚; 刘子明
    地址: 中国台湾新竹科学工业园区
    优先权: 61/711,319 2012.10.09 US; 61/712,949 2012.10.12 US; 13/913,520 2013.06.10 US
    专利代理机构: 北京三友知识产权代理有限公司11127 代理人: 贾磊
    PDF完整版下载: PDF下载
    法律状态
    申请(专利)号:

    CN201380052840.6

    授权公告号:

    104704551B||||||

    法律状态公告日:

    2017.06.30|||2015.07.08|||2015.06.10

    法律状态类型:

    授权|||实质审查的生效|||公开

    摘要

    本发明提供了一种数据处理系统,具有第一数据处理装置以及第二数据处理装置。其中所述第一数据处理装置具有第一控制器、显示处理器、压缩器以及输出接口。所述第一控制器控制所述第一数据处理装置,所述显示处理器产生第一输入显示数据,所述压缩器根据所述第一输入显示数据产生压缩显示数据。所述输出接口封装所述压缩显示数据为比特流,并通过显示接口输出所述比特流。所述第二数据处理装置具有输入接口、第二控制器、显示缓冲器以及解压缩器。所述输入接口将所述比特流解除封装为第二输入显示数据,所述第二控制器控制所述第二数据处理装置,所述显示缓冲器缓冲所述第二输入显示数据并输出缓冲显示数据,且所述解压缩器解压缩所述缓冲显示数据。

    权利要求书

    权利要求书
    1.  一种数据处理系统,其特征在于,包括:
    第一数据处理装置,包括:
    第一控制器,用以控制所述第一数据处理装置的操作;
    显示处理器,用以产生第一输入显示数据;
    压缩器,用以接收所述第一输入显示数据,并根据所述第一输入显示数据产生压 缩显示数据;以及
    输出接口,用以封装所述压缩显示数据为比特流,并通过显示接口输出所述比特 流;以及
    第二数据处理装置,用以驱动显示装置,包括:
    输入接口,用以通过所述显示接口接收所述比特流,并将所述比特流解除封装为 第二输入显示数据;
    第二控制器,用以控制所述第二数据处理装置的操作;
    显示缓冲器,用以缓冲所述第二输入显示数据并输出缓冲显示数据;以及
    解压缩器,当接收所述缓冲显示数据时其用以解压缩所述缓冲显示数据。

    2.  如权利要求1所述的数据处理系统,其特征在于,所述显示接口为由移动产 业处理器接口所规范的显示串行接口或由视频电子标准协会所规范的嵌入式显示端 口。

    3.  如权利要求1所述的数据处理系统,其特征在于,所述第二数据处理装置还 包括:
    多工器,包括:
    第一输入端口,用以自所述输入接口接收所述第二输入显示数据;
    第二输入端口,用以自所述显示缓冲器接收所述缓冲显示数据;以及
    输出端口,用以选择性地输出所述第二输入显示数据或所述缓冲显示数据至所述 解压缩器;
    其中所述解压缩器,当接收所述第二输入显示数据时,另用以解压缩所述第二输 入显示数据。

    4.  一种数据处理系统,其特征在于,包括:
    第一数据处理装置,包括:
    第一控制器,用以控制所述第一数据处理装置的操作;
    显示处理器,用以产生第一输入显示数据;
    压缩器,用以接收所述第一输入显示数据,并根据所述第一输入显示数据产生压 缩显示数据;以及
    输出接口,用以封装所述压缩显示数据为比特流,并通过显示接口输出所述比特 流;以及
    第二数据处理装置,用以驱动显示装置,其包括:
    输入接口,用以通过所述显示接口接收所述比特流,并将所述比特流解除封装为 一第二输入显示数据;
    第二控制器,用以控制所述第二数据处理装置的操作;以及
    解压缩器,用以解压缩所述第二输入显示数据。

    5.  如权利要求4所述的数据处理系统,其特征在于,所述显示接口为由移动产 业处理器接口所规范的显示串行接口或由视频电子标准协会所规范的嵌入式显示端 口。

    6.  一种数据处理系统,其特征在于,包括:
    第一数据处理装置,用以产生第一输入显示数据、封装所述第一输入显示数据为 第一比特流以及通过第一显示接口输出所述第一比特流;
    第二数据处理装置,包括:
    第一输入接口,用以通过所述第一显示接口接收所述第一比特流,并且将所述第 一比特流解除封装为第二输入显示数据;
    压缩器,用以接收所述第一输入显示数据,并根据所述第一输入显示数据产生压 缩显示数据;以及
    输出接口,用以封装所述压缩显示数据为第二比特流,并通过第二显示接口输出 所述第二比特流;以及
    第三数据处理装置,用以驱动显示装置,其包括:
    第二输入接口,用以通过所述第二显示接口接收所述第二比特流,并将所述第二 比特流解除封装为第三输入显示数据;
    第二控制器,用以控制所述第三数据处理装置的操作;
    显示缓冲器,用以缓冲所述第三输入显示数据并输出缓冲显示数据;以及
    解压缩器,用以当接收所述缓冲显示数据时解压缩所述缓冲显示数据。

    7.  如权利要求6所述的数据处理系统,其特征在于,所述显示接口为由移动产 业处理器接口所规范的显示串行接口或由视频电子标准协会所规范的嵌入式显示端 口。

    8.  如权利要求6所述的数据处理系统,其特征在于,所述第三数据处理装置还 包括:
    多工器,包括:
    第一输入端口,用以自所述第二输入接口接收所述第三输入显示数据;
    第二输入端口,用以自所述显示缓冲器接收所述缓冲显示数据;以及
    输出端口,用以选择性地输出所述第三输入显示数据或所述缓冲显示数据至所述 解压缩器;
    其中所述解压缩器,当接收所述第三输入显示数据时,另用以解压缩所述第三输 入显示数据。

    9.  一种数据处理系统,其特征在于,包括:
    第一数据处理装置,用以产生第一输入显示数据、封装所述第一输入显示数据为 第一比特流以及通过第一显示接口输出所述第一比特流;
    第二数据处理装置,包括:
    第一输入接口,用以通过所述第一显示接口接收所述第一比特流,并且将所述第 一比特流解除封装为第二输入显示数据;
    压缩器,用以接收所述第一输入显示数据,并根据所述第一输入显示数据产生压 缩显示数据;以及
    第二输出接口,用以封装所述压缩显示数据为第二比特流,并通过第二显示接口 输出所述第二比特流;以及
    第三数据处理装置,用以驱动显示装置,其包括:
    第二输入接口,用以通过所述第二显示接口接收所述第二比特流,并将所述第二 比特流解除封装为第三输入显示数据;
    第二控制器,用以控制所述第三数据处理装置的操作;以及
    解压缩器,用以解压缩所述第三输入显示数据。

    10.  如权利要求9所述的数据处理系统,其特征在于,所述显示接口为由移动产 业处理器接口所规范的显示串行接口或由视频电子标准协会所规范的嵌入式显示端 口。

    11.  一种数据处理系统,其特征在于,包括:
    第一数据处理装置,包括:
    控制器,用以控制所述第一数据处理装置的操作;
    显示处理器,用以产生第一输入显示数据;
    压缩器,用以接收所述第一输入显示数据,并根据所述第一输入显示数据产生压 缩显示数据;以及
    第一输出接口,用以封装所述压缩显示数据为第一比特流,并通过第一显示接口 输出所述第一比特流;以及
    第二数据处理装置,用以驱动显示装置,其包括:
    输入接口,用以通过所述第一显示接口接收所述第一比特流,并将所述第比特流 解除封装为第二输入显示数据;
    解压缩器,用以根据所述第二输入显示数据产生解压缩显示数据;以及
    第二输出接口,用以封装所述解压缩显示数据为第二比特流,并通过第二显示接 口输出所述第二比特流;以及
    第三数据处理装置,用以接收所述第二比特流,并根据从所述第二比特流所取得 的所述解压缩显示数据以驱动显示装置。

    12.  如权利要求11所述的数据处理系统,其特征在于,所述显示接口为由移动 产业处理器接口所规范的显示串行接口或由视频电子标准协会所规范的嵌入式显示 端口。

    13.  一种数据处理系统,其特征在于,包括:
    第一数据处理装置,包括:
    第一控制器,用以控制所述第一数据处理装置的操作;
    显示处理器,用以产生第一输入显示数据;
    压缩器,用以接收所述第一输入显示数据,并根据所述第一输入显示数据产生压 缩显示数据;以及
    输出接口,用以封装所述压缩显示数据为比特流,并通过显示接口输出所述比特 流;以及
    第二数据处理装置,用以驱动显示装置,其包括:
    输入接口,用以通过所述显示接口接收所述比特流,并将所述比特流解除封装为 第二输入显示数据;
    第二控制器,用以控制所述第二数据处理装置的操作;以及
    解压缩器,当所述第二输入显示数据为所述压缩显示数据时,用以根据所述第二 输入显示数据产生解压缩显示数据。

    14.  如权利要求13所述的数据处理系统,其特征在于,所述显示接口为由移动 产业处理器接口所规范的显示串行接口或由视频电子标准协会所规范的嵌入式显示 端口。

    15.  如权利要求13所述的数据处理系统,其特征在于,当所述第二输入显示数 据为所述压缩显示数据时,所述解压缩显示数据在没有数据缓冲的情形下自所述解压 缩器传送至所述显示装置。

    16.  如权利要求13所述的数据处理系统,其特征在于,所述第二数据处理装置 还包括:
    显示缓冲器,当所述第二输入显示数据为所述压缩显示数据时,用以缓冲所述解 压缩显示数据并输出缓冲显示数据;以及
    多工器,包括:
    第一输入端口,用以自所述解压缩器接收所述解压缩显示数据;
    第二输入端口,用以自所述显示缓冲器接收所述缓冲显示数据;以及
    输出端口,用以选择性地输出所述解压缩显示数据或所述缓冲显示数据至所述显 示装置。

    17.  如权利要求13所述的数据处理系统,其特征在于,所述第二数据处理装置 还包括:
    显示缓冲器,当所述第二输入显示数据不是所述压缩显示数据时,用以缓冲所述 第二输入显示数据并输出缓冲显示数据;以及
    多工器,包括:
    第一输入端口,用以自所述解压缩器接收所述解压缩显示数据;
    第二输入端口,用以自所述显示缓冲器接收所述缓冲显示数据;以及
    输出端口,用以选择性地输出所述解压缩显示数据或所述缓冲显示数据至所述显 示装置。

    18.  如权利要求13所述的数据处理系统,其特征在于,所述第二数据处理装置 还包括:
    显示缓冲器,当所述第二输入显示数据为所述压缩显示数据时,用以缓冲所述解 压缩显示数据并输出缓冲显示数据至所述显示装置。

    19.  如权利要求18所述的数据处理系统,其特征在于,所述第二数据处理装置 还包括:
    多工器,包括:
    第一输入端口,用以自所述输入接口接收所述第二输入显示数据;
    第二输入端口,用以自所述显示缓冲器接收所述缓冲显示数据;以及
    输出端口,当所述第二输入显示数据不是所述压缩显示数据时,输出所述第二输 入显示数据至所述显示装置,并且当所述第二输入显示数据为所述压缩显示数据时, 输出所述缓冲显示数据至所述显示装置。

    说明书

    说明书通过显示接口传送压缩显示数据的数据处理系统
    相关申请的交叉引用
    本发明请求美国临时案申请号61/711,319(申请日2012年10月9日)、美国临时 案申请号61/712,949(申请日2012年10月12日)以及美国临时案申请号13/913,520(申 请日2013年6月10日)的优先权,且这些申请案的所有内容以引用方式纳入。
    技术领域
    本发明所揭露的实施例系有关于通过显示接口(display interface)传送显示数据, 特别是指一种通过显示接口传送压缩显示数据的数据处理系统。
    背景技术
    置于第一芯片以及第二芯片间的显示接口用来自所述第一芯片传送显示数据至 所述第二芯片以做进一步处理。举例来说,所述第一芯片可为主机应用处理器,而所 述第二芯片可为驱动集成电路(integrated circuit,IC),所述显示数据可包括图像数据、 视频数据、图形数据和/或屏幕上显示(on screen display,OSD)数据。此外,所述显示 数据可为二维显示的单视角数据(single view data)或三维显示的多视角数据(multiple  view data)。当显示面板支持较高的显示分辨率(resolution),可实现具有较高分辨率 的二维/三维显示,因此,通过所述显示接口传送的所述显示数据将具有较大的数据 大小/数据传输率,其不可避免地增加所述显示接口的功率消耗。若所述主机应用处 理器以及所述驱动集成电路皆位于由电池装置提供电源的携带式装置上(如智能手 机),其电池寿命会由于所增加的功率消耗而被缩减,因此,可有效降低所述显示接 口的功率消耗的新颖设计是需要的。
    发明内容
    根据本发明示范性的实施例,提出通过显示接口传送压缩显示数据的数据处理系 统以解决上述问题。
    根据本发明的第一方面,揭露一示范性的数据处理系统。所述示范性的数据处理 系统具有第一数据处理装置以及第二数据处理装置。所述第一数据处理装置包括:第 一控制器,用以控制所述第一数据处理装置的操作;显示处理器,用以产生第一输入 显示数据;压缩器,用以接收所述第一输入显示数据并根据所述第一输入显示数据产 生压缩显示数据;以及输出接口,用以封装所述压缩显示数据为比特流,且通过显示 接口输出所述比特流。所述第二数据处理装置用以驱动显示装置并包括:输入接口, 用以通过所述显示接口接收所述比特流,并将所述比特流解除封装为第二输入显示数 据;第二控制器,用以控制所述第二数据处理装置的操作;显示缓冲器,用以缓冲所 述第二输入显示数据并输出缓冲显示数据;以及解压缩器,用以当接收所述缓冲显示 数据时解压缩所述缓冲显示数据。
    根据本发明的第二方面,揭露一示范性的数据处理系统。所述示范性的数据处理 系统具有第一数据处理装置以及第二数据处理装置。所述第一数据处理装置包括:第 一控制器,用以控制所述第一数据处理装置的操作;显示处理器,用以产生第一输入 显示数据;压缩器,用以接收所述第一输入显示数据并根据所述第一输入显示数据产 生压缩显示数据;以及输出接口,用以封装所述压缩显示数据为比特流,且通过显示 接口输出所述比特流。所述第二数据处理装置用以驱动显示装置并包括:输入接口, 用以通过所述显示接口接收所述比特流,并将所述比特流解除封装为第二输入显示数 据;第二控制器,用以控制所述第二数据处理装置的操作;以及解压缩器,用以解压 缩所述第二输入显示数据。
    根据本发明的第三方面,揭露一示范性的数据处理系统。所述示范性的数据处理 系统具有第一数据处理装置、第二数据处理装置以及第三数据处理装置。所述第一数 据处理装置用以产生第一输入显示数据、封装所述第一输入显示数据为第一比特流并 通过第一显示接口输出所述第一比特流。所述第二数据处理装置包括:第一输入接口, 用以通过所述第一显示接口接收所述第一比特流,且将所述第一比特流解除封装为第 二输入显示数据;压缩器,用以接收所述第一输入显示数据并根据所述第一输入显示 数据产生压缩显示数据;以及输出接口,用以封装所述压缩显示数据为第二比特流, 且通过第二显示接口输出所述第二比特流。所述第三数据处理装置用以驱动显示装置 且包括:第二输入接口,用以通过所述第二显示接口接收所述第二比特流,且将所述 第二比特流解除封装为第三输入显示数据;第二控制器,用以控制所述第三数据处理 装置的操作;显示缓冲器,用以缓冲所述第三输入显示数据且输出缓冲显示数据;以 及解压缩器,用以当接收所述缓冲显示数据时解压缩所述缓冲显示数据。
    根据本发明的第四方面,揭露一示范性的数据处理系统。所述示范性的数据处理 系统具有第一数据处理装置、第二数据处理装置以及第三数据处理装置。所述第一数 据处理装置用以产生第一输入显示数据、封装所述第一输入显示数据为第一比特流并 通过第一显示接口输出所述第一比特流。所述第二数据处理装置包括:第一输入接口, 用以通过所述第一显示接口接收所述第一比特流,且将所述第一比特流解除封装为第 二输入显示数据;压缩器,用以接收所述第一输入显示数据并根据所述第一输入显示 数据产生压缩显示数据;以及第二输出接口,用以封装所述压缩显示数据为第二比特 流,且通过第二显示接口输出所述第二比特流。所述第三数据处理装置用以驱动显示 装置且包括:第二输入接口,用以通过所述第二显示接口接收所述第二比特流,且将 所述第二比特流解除封装为第三输入显示数据;第二控制器,用以控制所述第三数据 处理装置的操作;以及解压缩器,用以解压缩所述第三输入显示数据。
    根据本发明的第五方面,揭露一示范性的数据处理系统。所述示范性的数据处理 系统具有第一数据处理装置、第二数据处理装置以及第三数据处理装置。所述第一数 据处理装置包括:控制器,用以控制所述第一数据处理装置的;显示处理器,用以产 生第一输入显示数据;压缩器,用以接收所述第一输入显示数据并根据所述第一输入 显示数据产生压缩显示数据;以及第一输出接口,用以封装所述压缩显示数据为第一 比特流,并通过第一显示接口输出所述第一比特流。所述第二数据处理装置包括:输 入接口,用以通过所述第一显示接口接收所述第一比特流,并将所述第一比特流解除 封装为第二输入显示数据;解压缩器,用以根据所述第二输入显示数据产生解压缩显 示数据;以及第二输出接口,用以封装所述解压缩显示数据为第二比特流,并通过第 二显示接口输出所述第二比特流。所述第三数据处理装置用以接收所述第二比特流且 根据从所述第二比特流所取得的所述解压缩显示数据以驱动显示装置。
    根据本发明的第六方面,揭露一示范性的数据处理系统。所述示范性数据处理系 统具有第一数据处理装置以及第二数据处理装置。所述第一数据处理装置包括:第一 控制器,用以控制所述第一数据处理装置的操作;显示处理器,用以产生第一输入显 示数据;压缩器,用以接收所述第一输入显示数据并根据所述第一输入显示数据产生 压缩显示数据;以及输出接口,用以封装所述压缩显示数据为比特流,并通过显示接 口输出所述比特流。第二数据处理装置用以驱动显示装置并包括:输入接口,用以通 过所述显示接口接收所述比特流,并将所述比特流解除压缩为第二输入显示数据;第 二控制器,用以控制所述第二数据处理装置的操作;以及解压缩器,当所述第二输入 显示数据为所述压缩显示数据时,用以根据所述第二输入显示数据产生解压缩显示数 据。
    对于已经阅读后续由各图示及内容所显示的较佳实施例的所属领域中具有通常 知识者来说,本发明的各目的是明显的。
    附图说明
    图1为依据本发明的第一实施例的数据处理系统的方块示意图。
    图2为依据图1所示的数据处理系统的控制及数据流程的流程图。
    图3为依据本发明的第二实施例的数据处理系统的方块示意图。
    图4为依据图3所示的驱动集成电路的控制及数据流程的流程图。
    图5为依据本发明的第三实施例的数据处理系统的方块示意图。
    图6为依据图5所示的驱动集成电路的控制及数据流程的流程图。
    图7为依据本发明的第四实施例的数据处理系统的方块示意图。
    图8为依据图7所示的驱动集成电路的控制及数据流程的流程图。
    图9为依据本发明的第五实施例的数据处理系统的方块示意图。
    图10为依据图9所示的驱动集成电路的控制及数据流程的流程图。
    图11为依据本发明的第六实施例的数据处理系统的方块示意图。
    图12为依据图11所示的驱动集成电路的控制及数据流程的流程图。
    图13为依据本发明的第七实施例的数据处理系统的方块示意图。
    图14为依据图13所示的数据处理系统的控制及数据流程的流程图。
    图15为依据本发明的第八实施例的数据处理系统的方块示意图。
    图16为依据图15所示的数据处理系统的控制及数据流程的流程图。
    具体实施方式
    在说明书及后续的申请专利范围当中使用了某些词汇来指称特定的元件。所属领 域中具有通常知识者应可理解,硬体制造商可能会用不同的名词来称呼同一个元件。 本说明书及后续的申请专利范围并不以名称的差异来作为区分元件的方式,而是以元 件在功能上的差异来作为区分的准则。在通篇说明书及后续的请求项当中所提及的 「包括」为开放式的用语,故应解释成「包括但不限定于」。此外,「耦接」一词在此 包括任何直接及间接的电气连接手段,因此,若文中描述第一装置耦接于第二装置, 则代表所述第一装置可直接电气连接于所述第二装置,或者通过其他装置或连接手段 间接地电气连接至所述第二装置。
    本发明的概念为应用数据压缩在显示数据上,并通过显示接口传送压缩数据,由 于所述压缩数据的数据大小/数据传输率较原先未压缩的显示数据小,所述显示接口 的功率消耗可据此降低。进一步的细节将描述如下。
    图1为依据本发明的第一实施例的数据处理系统的方块示意图。数据处理系统 100包括多个数据处理装置,如应用处理器102以及驱动集成电路104。其中应用处 理器102以及驱动集成电路104可为不同芯片,并且应用处理器102通过显示接口 103与驱动集成电路104通信。举例来说,但并非本发明的限制,显示接口103可为 移动产业处理器接口(mobile industry processor interface,MIPI)所规范的显示串行接口 (display serial interface,DSI)或视频电子标准协会(video electronics standard association, VESA)规范的嵌入式显示端口(embedded display port,eDP)。
    应用处理器102包括,但并非限制为,显示控制器112、显示处理器114、压缩 器116、多工器118以及输出接口119。所述显示控制器112用以控制所述应用处理 器102的操作,举例来说,显示控制器112控制显示处理器114以及多工器118。显 示处理器114接收从外部数据源(例如,相机传感器132、存储卡134或无线接收器 136)的输出所取得的源显示数据(source display data)DS。在一示范性的设计中,在所 述外部数据源的输出抵达显示处理器114之前,若无额外的图像/视频处理(即预先处 理)需要被应用在所述外部数据源的输出,所述源显示数据DS可直接由所述外部数据 源所取得。举例来说,但并非本发明的限制,应用处理器102可被设计成包括位于显 示处理器114之前的一个或多个处理单元(图未示),然而,在某些特定操作情况下, 所述一个或多个处理单元可被旁通,如此一来,显示处理器114所接收的源显示数据 DS与所述外部数据源的输出完全相同。在另一示范性设计中,在所述外部数据源的 输出抵达显示处理器114之前,若额外的图像/视频处理(即预先处理)需要被应用于所 述外部数据源的输出,源显示数据DS可为所述外部数据源的输出的处理结果。举例 来说,所述外部数据源的输出通过一个或多个位于显示处理器114之前的处理单元所 处理,因此,在某些特定操作情况下,显示处理器114所接收的源显示数据DS与所 述外部数据源的输出不相同。简单来说,本发明并未限制显示处理器114所接收的源 显示数据DS的来源。
    源显示数据DS可包括图像数据、视频数据、图形数据和/或OSD数据。此外, 源显示数据DS可为二维显示的单视角数据或三维显示的多视角数据。在接收源显示 数据DS后,显示处理器114对源显示数据DS执行图像处理操作,如测量(scaling)、 旋转等,且据此产生输入显示数据D1。
    应用处理器102可操作于正常模式(即非压缩模式)或压缩模式。如图1所示,多 工器118具有多个输入端口(input port)(例如,N11和N12)以及输出端口N13。输 入端口N11用以接收由显示处理器114所产生的输入显示数据D1,输入端口N12用 以接收由压缩器116对输入显示数据D1进行数据压缩所产生的压缩显示数据D1’, 输出端口N13用以选择性地输出输入显示数据D1或压缩显示数据D1’至输出接口 119。当显示控制器112控制应用处理器102以操作于正常模式/非压缩模式时,压缩 器116为未启用(disabled)或关闭的(powered off),而多工器118选择输入显示数据 D1作为多工器输出M1。当显示控制器112控制应用处理器102以操作于压缩模式时, 压缩器116为启用(enabled)或开启的(powered on),以接收输入显示数据D1并根 据接收到的输入显示数据D1产生压缩显示数据D1’,且多工器118选择压缩显示数 据D1’作为多工器输出M1。需注意的是压缩器116可使用损耗式或无损压缩算法, 其根据实际设计考量/需求。
    输出接口119耦接于多工器118,且用以封装多工器输出M1为比特流BS并输 出比特流BS至显示接口103,详细来说,输出接口119根据显示接口103的传送协 定来封装多工器输出M1。如上所述,多工器输出M1可为输入显示数据D1或压缩 显示数据D1’,因此当应用处理器102操作于正常模式/非压缩模式时,输出接口119 用以转换输入显示数据D1为比特流BS;而当应用处理器102操作于压缩模式时, 输出接口119用以转换压缩显示数据D1’为比特流BS。
    驱动集成电路104包括,但并非限制为,输入接口122、驱动集成电路控制器124、 解压缩器126、显示缓冲器128以及多个多工器(例如,127和129)。驱动集成电路 控制器124用以控制驱动集成电路104的操作,举例来说,驱动集成电路控制器124 控制显示缓冲器128及多工器127和多工器129。驱动集成电路104可操作于正常模 式(即非解压缩模式)或解压缩模式。亦即,当应用处理器102操作于正常模式/非压缩 模式时,驱动集成电路控制器124控制驱动集成电路104操作于正常模式/非解压缩 模式;而当应用处理器102操作于压缩模式时,驱动集成电路控制器124控制驱动集 成电路104操作于解压缩模式。如此一来显示数据可被驱动集成电路104正确地接收。
    输入接口122用以通过显示接口103接收比特流BS,并将比特流BS解除封装 为输入显示数据D2。详细来说,输入接口122根据显示接口103的传送协定将比特 流BS解除封装。如图1所示,多工器127具有多个输入端口(例如,N21和N22) 以及输出端口N23,其中输入端口N21用以接收由解压缩器126所产生的解压缩显 示数据D2’,输入端口N22用以接收由输入接口122所产生的输入显示数据D2,且 输出端口N23用以选择性地输出输入显示数据D2或解压缩显示数据D2’。当驱动集 成电路104操作于正常模式/非解压缩模式时,若在传送过程中没有错误发生,输入 显示数据D2与输入显示数据D1完全相同。除此之外,解压缩器126为未启用或关 闭的,且多工器127选择输入显示数据D2作为多工器输出M2。当驱动集成电路104 操作于解压缩模式时,若在传送过程中没有错误发生,输入显示数据D2与压缩显示 数据D1’完全相同,并且,若应用无损压缩且数据解压缩过程中没有错误发生,解压 缩显示数据D2’与输入显示数据D1完全相同。除此之外,解压缩器126为启用或开 启的,以接收输入显示数据D2并根据接收到的输入显示数据D2产生解压缩显示数 据D2’,而多工器127选择解压缩显示数据D2’作为多工器输出M2。
    在此实施例中,驱动集成电路104支持两种显示模式,包括视频模式(video mode) 以及图像/指令模式(image/command mode),以驱动显示面板138。所述视频模式代 表显示数据在传送路径上没有图片大小智能缓冲(picture size wise buffering)而直接显 示在显示面板138,所述图像/指令模式代表显示数据存在显示缓冲器(如静态随机存 取存储器(static random access memory,SRAM)、动态随机存取存储器(dynamic random  access memory,DRAM)或寄存器组(register file))128中,以使应用处理器102可命令 更新储存于显示缓冲器128内的一部份数据(即储存的显示数据为部分更新),以节省 传送频宽及功率消耗。因此,当选择图像/指令模式时,显示缓冲器128缓冲多工器 输出M2且输出缓冲显示数据M2_BUF;而当启用视频模式时,驱动集成电路控制器 126可阻挡多工器输出M2进入显示缓冲器128或阻止缓冲显示数据M2_BUF被选择 为多工器129的输出。如图1所示,多工器129具有多个输入端口(例如,N31和 N32)以及输出端口N33。输入端口N31用以接收由多工器127所产生的多工器输出 M2,输入端口N32用以接收由显示缓冲器128所提供的缓冲显示数据M2_BUF,输 出端口N33用以选择性地输出多工器输出M2或缓冲显示数据M2_BUF作为多工器 输出M3至后续显示面板138。举例来说,但并非限制,显示面板138可使用任何二 维/三维显示装置(如视网膜显示屏)来实现,而像素配置可为矩形布局、三角形布局或 像素排列布局(PenTile layout)。
    简单归纳,压缩器116位于显示处理器114以及输出接口119之间,而解压缩器 126位于输入接口122之后,因此,压缩器116只在压缩模式启用时开启。对于解压 缩器126而言,当压缩器116开启以产生将由显示接口103传送的压缩显示数据D1’ 时,其在视频模式及图像/指令模式时皆开启。多工器118根据压缩模式是否启用来 配置其内部互连,多工器127根据解压缩模式是否启用来配置其内部互连,且多工器 129根据选择的显示模式,例如视频模式或图像/指令模式,来配置其内部互连。当压 缩模式启用时,应用处理器102以及驱动集成电路104之间的数据传输率(transmission  data rate)降低,因此可降低显示接口103的功率消耗。
    图2为依据图1所示的数据处理系统100的控制及数据流程的流程图。倘若大体 上可达到相同的结果,并不一定需要遵照图2中所示流程的步骤顺序来进行。示范性 的控制及数据流程可简单归纳如下列步骤。
    步骤200:流程开始。
    步骤202:确认压缩模式是否启用,若是,进入步骤206;否则,进入步骤204。
    步骤204:直接地封装/打包(pack/packetize)输入显示数据D1为比特流BS,并 进入步骤208。
    步骤206:压缩输入显示数据D1以产生压缩显示数据D1’,且封装/打包压缩显 示数据D1’为比特流BS。
    步骤208:通过显示接口103传送比特流BS。
    步骤210:确认解压缩模式是否启用,若是,进入步骤212;否则进入步骤214。
    步骤212:将比特流BS解除封装/解除打包(Un-pack/un-packetize)为输入显示数 据D2,且解压缩输入显示数据D2以产生解压缩显示数据D2’,并进入步骤216。
    步骤214:将比特流BS解除封装/解除打包为输入显示数据D2。
    步骤216:确认是否选择图像/指令模式以驱动显示面板138,若是,进入步骤218; 否则,进入步骤220。
    步骤218:将多工器输出M2存入显示缓冲器128作为缓冲显示数据M2_BUF, 并且利用缓冲显示数据M2_BUF驱动显示面板138,并进入步骤222。
    步骤:220:直接地利用多工器输出M2驱动显示面板138。
    步骤222:流程结束。
    需注意的是步骤202至208利用应用处理器102执行,步骤210至220利用驱动 集成电路104执行。本领域具有通常知识者在阅读上述针对图1所示的数据处理系统 100的段落后应能轻易的理解图2所示各步骤的细节,因此详细说明在此省略以省篇 幅。
    针对图1所示的数据处理系统100,当数据压缩应用于将由显示接口103传送的 所述显示数据时,不论所选择的模式是视频模式或图像/指令模式,解压缩显示数据 D2’用以驱动显示面板138。然而,此仅为说明,并非本发明的限制。亦即,解压缩 器126允许位于驱动集成电路内不同的路径上。驱动集成电路的其他替代设计将如下 所示。
    参考图3,图3为依据本发明的第二实施例的数据处理系统的方块示意图。数据 处理系统300包括多个数据处理装置,如前述的应用处理器102以及驱动集成电路 304。应用处理器102以及驱动集成电路304可为不同芯片,且应用处理器102通过 前述的显示接口103与驱动集成电路304通信。在此实施例中,驱动集成电路304 包括,但并非限制为,输入接口322、驱动集成电路控制器324、解压缩器326、显 示缓冲器328以及多个多工器(例如,327和329),其中驱动集成电路控制器324用 以控制驱动集成电路304的操作。举例来说,驱动集成电路控制器324控制显示缓冲 器328以及多工器327和多工器329。同样的,驱动集成电路304可依据应用处理器 102使用的操作模式控制其操作于正常模式/非解压缩模式或解压缩模式。输入接口 322用以通过显示接口103接收比特流BS,且将比特流BS解除封装为输入显示数据 D2。详细来说,输入接口322依据显示接口103的传送协定来将比特流BS解除封装。 如图3所示,输入显示数据D2可被传入解压缩器326以解压缩数据、存入显示缓冲 器(如,SRAM、DRAM或寄存器组)328中、或直接被旁通至多工器327。在此实施 例中,只在驱动集成电路304操作于解压缩模式且选择视频模式以驱动显示面板138 时,才会将输入显示数据D2解压缩。
    如图3所示,多工器327具有多个输入端口(例如,N21和N22)以及输出端口 N23。输入端口N21用以接收由解压缩器326对输入显示数据D2数据解压缩所产生 的解压缩显示数据D2’,输入端口N22用以接收由输入接口322所产生的输入显示数 据D2,且输出端口N23用以选择性地输出输入显示数据D2或解压缩显示数据D2’ 作为多工器输出M2。
    对于图3所示的多工器329,其具有多个输入端口(例如,N31和N32)以及输出 端口N33。输入端口N31用以接收由多工器327所产生的多工器输出M2,输入端口 N32用以接收储存在显示缓冲器328的输入显示数据D2(即由显示缓冲器328提供的 缓冲显示数据D2_BUF),且输出端口N33用以选择性地输出多工器输出M2或缓冲 显示数据D2_BUF作为多工器输出M3至后续的显示面板138。
    在驱动集成电路304被控制操作于正常模式/非解压缩模式的例子中,若传送过 程中无任何错误,输入显示数据D2与图1所示的输入显示数据D1完全相同。除此 之外,当显示模式由视频模式或图像/指令模式所设定时,因为不需要执行解压缩, 因此解压缩器126为未启用或关闭的。当选择视频模式以驱动显示面板138时,多工 器327选择输入显示数据D2作为多工器输出M2,且多工器329选择多工器输出M2 作为多工器输出M3;而当选择图像/指令模式以驱动显示面板138时,输入显示数据 D2储存到显示缓冲器328中,而多工器329选择缓冲显示数据D2_BUF作为多工器 输出M3。
    在驱动集成电路304被控制操作于解压缩模式的另一例子中,解压缩器326为启 用或开启的,若传送过程中无任何错误,输入显示数据D2与图1所示的压缩输入显 示数据D1’完全相同,且若使用无损压缩且数据解压缩过程中无任何错误,解压缩显 示数据D2’与图1所示的输入显示数据D1完全相同。需注意的是,在此实施例中, 当驱动集成电路304操作于解压缩模式时,仅有视频模式可被选择以驱动显示面板 138。因此,多工器327选择解压缩显示数据D2’作为多工器输出M2,多工器329 选择多工器输出M2作为多工器输出M3。
    简单归纳,解压缩器326以及显示缓冲器328并联连接。因此显示缓冲器328 仅在图像/指令模式中储存未压缩显示数据,而解压缩器326仅在视频模式中启用。 当视频模式被选择以驱动显示面板138时,多工器327根据是否需要数据解压缩以配 置其内部互连。多工器329根据选择的显示模式,例如视频模式或图像/指令模式, 配置其内部互联。当应用处理器102启用压缩模式时,应用处理器102以及驱动集成 电路304之间的数据传输率降低,因此可以降低显示接口103的功率消耗。
    图4为依据图3所示的驱动集成电路304的控制及数据流程的流程图。倘若大体 上可达到相同的结果,并不一定需要遵照图4中所示流程的步骤顺序来进行。由于图 2所示的步骤202至208亦由图3所示的应用处理器102所执行,因此,仅有由驱动 集成电路304所执行的步骤显示在图4中以达简化的目的。驱动集成电路304示范性 的控制及流程如下列步骤所简单归纳。
    步骤410:将比特流BS解除封装/解除打包为输入显示数据D2。
    步骤412:确认是否选择图像/指令模式以驱动显示面板138,若是,则进入步骤 414;否则,进入步骤416。
    步骤414:将输入显示数据D2存入显示缓冲器328,并利用缓冲显示数据 D2_BUF驱动显示面板138,并进入步骤422。
    步骤416:确认解压缩模式是否启用,若是,进入步骤418;否则,进入步骤420。
    步骤418:解压缩输入显示数据D2以产生解压缩显示数据D2’;并利用解压缩显 示数据D2’驱动显示面板138,并进入步骤422。
    步骤420:直接地利用输入显示数据D2驱动显示面板138。
    步骤422:流程结束。
    本领域具有通常知识者在阅读上述针对图3所示的数据处理系统300的段落后应 能轻易的理解图4所示各步骤的细节,因此详细说明在此省略以省篇幅。
    参考图5,图5为依据本发明的第三实施例的数据处理系统的方块示意图。数据 处理系统500包括多个数据处理装置,如前述的应用处理器102以及驱动集成电路 504。应用处理器102以及驱动集成电路504可为不同芯片,且应用处理器102通过 前述的显示接口103与驱动集成电路504通信。在此实施例中,驱动集成电路504 包括,但并非限制为,输入接口522、驱动集成电路控制器524、解压缩器526、显 示缓冲器528以及多个多工器(例如,527和529),其中驱动集成电路控制器524用 以控制驱动集成电路504的操作。举例来说,驱动集成电路控制器524控制显示缓冲 器528以及多工器527和多工器529。同样的,驱动集成电路504可依据应用处理器 102使用的操作模式控制其操作于正常模式/非解压缩模式或解压缩模式。输入接口 522用以通过显示接口103接收比特流BS,且将比特流BS解除封装为输入显示数据 D2。详细来说,输入接口522依据显示接口103的传送协定来将比特流BS解除封装。 如图5所示,输入显示数据D2可被传入解压缩器526以解压缩数据、直接被旁通至 多工器527、或直接被旁通至多工器529。在此实施例中,只在驱动集成电路304操 作于解压缩模式且选择图像/指令模式以驱动显示面板138时,才会将输入显示数据 D2解压缩。
    如图5所示,多工器527具有多个输入端口(例如,N21和N22)以及输出端口 N23。输入端口N21用以接收由解压缩器526对输入显示数据D2进行解压缩所产生 的解压缩显示数据D2’,输入端口N22用以接收由输入接口522所产生的输入显示数 据D2,且输出端口N23用以选择性地输出输入显示数据D2或解压缩显示数据D2’ 作为多工器输出M2。
    对于图5所示的多工器529,其具有多个输入端口(例如,N31和N32)以及输出 端口N33。输入端口N31用以接收由输入接口522所产生的输入显示数据D2,输入 端口N32用以接收储存在显示缓冲器528的多工器输出M2(即由显示缓冲器328提 供的缓冲显示数据M2_BUF),且输出端口N33用以选择性地输出输入显示数据D2 或缓冲显示数据M2_BUF作为多工器输出M3至后续显示面板138。
    在驱动集成电路504被控制操作于正常模式/非解压缩模式的例子中,若传送过 程中无任何错误,输入显示数据D2与图1所示的输入显示数据D1完全相同。除此 之外,当显示模式由视频模式或图像/指令模式所设定时,因为不需要执行解压缩, 因此解压缩器526为未启用或关闭的。当选择视频模式以驱动显示面板138时,多工 器529选择输入显示数据D2作为多工器输出M3。当选择图像/指令模式以驱动显示 面板138时,多工器527选择输入显示数据D2作为多工器输出M2,多工器输出M2 存入缓冲显示器528,且多工器329选择缓冲显示数据M2_BUF作为多工器输出M3。
    在驱动集成电路504被控制操作于解压缩模式的另一例子中,解压缩器526为启 用或开启的,若传送过程中无任何错误,输入显示数据D2与图1所示的压缩输入显 示数据D1’完全相同,且若使用无损压缩且数据解压缩过程中无任何错误,解压缩显 示数据D2’与图1所示的输入显示数据D1完全相同。需注意的是,在此实施例中当 驱动集成电路504操作于解压缩模式时,仅有图像/指令模式可被选择以驱动显示面 板138。因此,多工器527选择解压缩显示数据D2’作为多工器输出M2,且多工器 329选择缓冲显示输出M2_BUF作为多工器输出M3。
    简单归纳,显示缓冲器528在图像/指令模式中储存未压缩显示数据或解压缩显 示数据,而解压缩器326仅在图像/指令模式中启用。当图像/指令模式被选择以驱动 显示面板138时,多工器527根据是否需要数据解压缩以配置其内部互连。多工器 529根据选择的显示模式,例如视频模式或图像/指令模式,配置其内部互连。当应用 处理器102启用压缩模式时,应用处理器102以及驱动集成电路504之间的数据传输 率降低,因此可以降低显示接口103的功率消耗。
    图6为依据图5所示的驱动集成电路504的控制及数据流程的流程图。倘若大体 上可达到相同的结果,并不一定需要遵照图5中所示流程的步骤顺序来进行,此外, 由于图2所示的步骤202至208亦由图5所示的应用处理器102所执行,因此,仅有 由驱动集成电路504所执行的步骤显示在图6中以达简化的目的。驱动集成电路504 示范性的控制及流程如下列步骤所简单归纳。
    步骤610:将比特流BS解除封装/解除打包为输入显示数据D2。
    步骤612:确认是否选择图像/指令模式以驱动显示面板138,若是,进入步骤616; 否则,进入步骤614。
    步骤614:直接地利用输入显示数据D2驱动显示面板138。
    步骤616:确认是否启用解压缩模式,若是,进入步骤618;否则,进入步骤620。
    步骤618:解压缩输入显示数据D2以产生解压缩显示数据D2’,将解压缩显示数 据D2’存入显示缓冲器528中,并利用缓冲显示数据M2_BUF驱动显示面板138。进 入步骤622。
    步骤620:将输入显示数据D2存入显示缓冲器528,且利用缓冲显示数据 M2_BUF驱动显示面板138。
    步骤622:流程结束。
    本领域具有通常知识者在阅读上述针对图5所示的数据处理系统500的段落后应 能轻易的理解图6所示各步骤的细节,因此详细说明在此省略以省篇幅。
    参考图7,图7为依据本发明的第四实施例的数据处理系统的方块示意图。数据 处理系统700包括多个数据处理装置,如前述的应用处理器102以及驱动集成电路 704。应用处理器102以及驱动集成电路704可为不同芯片,且应用处理器102通过 前述的显示接口103与驱动集成电路704通信。在此实施例中,驱动集成电路704 包括,但并非限制为,输入接口722、驱动集成电路控制器724、解压缩器726、显 示缓冲器728以及多个多工器(例如,727和729),其中驱动集成电路控制器724用 以控制驱动集成电路704的操作。举例来说,驱动集成电路控制器724控制显示缓冲 器728以及多工器727和多工器729。同样的,驱动集成电路704可依据应用处理器 102使用的操作模式控制其操作于正常模式/非解压缩模式或解压缩模式。输入接口 722用以通过显示接口103接收比特流BS,且将比特流BS解除封装为输入显示数据 D2。详细来说,输入接口722依据显示接口103的传送协定来将比特流BS解除封装。 如图7所示,输入显示数据D2可被传入显示缓冲器728或直接被旁通至多工器729。 详细来说,只在驱动集成电路704操作于解压缩模式且选择图像/指令模式以驱动显 示面板138时,才会将存在显示缓冲器728中的输入显示数据D2(即缓冲显示数据 D2_BUF)解压缩。
    如图7所示,多工器727具有多个输入端口(例如,N21和N22)以及输出端口 N23。输入端口N21用以接收由显示缓冲器728所提供的缓冲显示数据D2_BUF,输 入端口N22用以接收由解压缩器726对缓冲显示数据D2_BUF解压缩所产生的解压 缩显示数据D2_BUF’,且输出端口N23用以选择性地输出缓冲显示数据D2_BUF或 解压缩显示数据D2_BUF’作为多工器输出M2。
    对于图7所示的多工器729,其具有多个输入端口(例如,N31和N32)以及输出 端口N33。输入端口N31用以接收由输入接口722所产生的输入显示数据D2,输入 端口N32用以接收多工器输出M2,且输出端口N33用以选择性地输出输入显示数据 D2或多工器输出M2作为多工器输出M3至后续的显示面板138。
    在驱动集成电路704被控制操作于正常模式/非解压缩模式的例子中,若传送过 程中无任何错误,则输入显示数据D2与图1所示的输入显示数据D1完全相同。除 此之外,当显示模式由视频模式或图像/指令模式所设定时,因为不需要执行解压缩, 因此解压缩器726为未启用或关闭的。当选择视频模式以驱动显示面板138时,多工 器729选择输入显示数据D2作为多工器输出M3。当选择图像/指令模式以驱动显示 面板138时,多工器727选择缓冲显示数据D2_BUF为多工器输出M2,且多工器729 选择多工器输出M2为多工器输出M3。
    在驱动集成电路704被控制操作于解压缩模式的另一例子中,解压缩器726为启 用或开启的,若传送过程中无任何错误,输入显示数据D2与图1所示的压缩输入显 示数据D1’完全相同,且若使用无损压缩且数据解压缩过程中及数据缓冲过程中无任 何错误,解压缩显示数据D2_BUF’与图1所示的输入显示数据D1完全相同。需注意 的是在此实施例中当驱动集成电路704操作于解压缩模式时,仅有图像/指令模式可 被选择以驱动显示面板138,因此多工器727选择解压缩显示数据D2_BUF’作为多工 器输出M2,且多工器729选择多工器输出M2作为多工器输出M3。
    简单归纳,显示缓冲器728在图像/指令模式中储存未压缩显示数据或压缩显示 数据,而解压缩器726仅在图像/指令模式启用。当图像/指令模式被选择以驱动显示 面板138时,多工器727根据是否需要数据解压缩以配置其内部互连。且多工器729 根据选择的显示模式,例如视频模式或图像/指令模式,配置其内部互连。当应用处 理器102启用压缩模式时,应用处理器102以及驱动集成电路504之间的数据传输率 降低,因此可以降低显示接口103的功率消耗。
    图8为依据图7所示的驱动集成电路704的控制及数据流程的流程图。倘若大体 上可达到相同的结果,并不一定需要遵照图7中所示流程的步骤顺序来进行,此外, 由于图2所示的步骤202至208亦由图7所示的应用处理器102所执行,因此,仅有 由驱动集成电路704所执行的步骤显示在图8中以达简化的目的。驱动集成电路704 示范性的控制及流程如下列步骤所简单归纳。
    步骤810:将比特流BS解除封装/解除打包为输入显示数据D2。
    步骤812:确认是否选择图像/指令模式以驱动显示面板138,若是,进入步骤816; 否则,进入步骤814。
    步骤814:直接地利用输入显示数据D2驱动显示面板138,并进入步骤822。
    步骤816:确认是否启用解压缩模式,若是,进入步骤818;否则,进入步骤820。
    步骤818:将输入显示数据D2存入显示缓冲器728中,将缓冲显示数据D2_BUF 解压缩以产生解压缩显示数据D2_BUF’,并利用解压缩显示数据D2_BUF’驱动显示 面板138;进入步骤822。
    步骤820:将输入显示数据D2存入显示缓冲器728,且利用缓冲显示数据 M2_BUF驱动显示面板138。
    步骤822:流程结束。
    本领域具有通常知识者在阅读上述针对图7所示的数据处理系统700的段落后应 能轻易的理解图8所示各步骤的细节,因此详细说明在此省略以省篇幅。
    参考图9,图9为依据本发明的第五实施例的数据处理系统的方块示意图。数据 处理系统900包括多个数据处理装置,如前述的应用处理器102以及驱动集成电路 904。应用处理器102以及驱动集成电路904可为不同芯片,且应用处理器102通过 前述的显示接口103与驱动集成电路904通信。在此实施例中,驱动集成电路904 包括,但并非限制为,输入接口922、驱动集成电路控制器924、解压缩器926、显 示缓冲器928以及多个多工器(例如,927和929),其中驱动集成电路控制器924用 以控制驱动集成电路904的操作。举例来说,驱动集成电路控制器924控制显示缓冲 器928以及多工器927和多工器929。同样的,驱动集成电路904可依据应用处理器 102使用的操作模式控制其操作于正常模式/非解压缩模式或解压缩模式。输入接口 922用以通过显示接口103接收比特流BS,且将比特流BS解除封装为输入显示数据 D2,详细来说,输入接口922依据显示接口103的传送协定将比特流BS解除封装。 如图9所示,输入显示数据D2可被传入显示缓冲器928或直接被旁通至多工器927。 在此实施例中,数据解压缩应用于输入显示数据D2或存在显示缓冲器928中的输入 显示数据D2(即缓冲显示数据D2_BUF)。
    如图9所示,多工器927具有多个输入端口(例如,N21和N21)以及输出端口 N23。输入端口N21用以接收由输入接口922所产生的输入显示数据D2,输入端口 N22用以接收由显示缓冲器928所提供的缓冲显示数据D2_BUF,且输出端口N23 用以选择性地输出输入显示数据D2或缓冲显示数据D2_BUF作为多工器输出M2。
    对于图9所示的多工器929,其具有多个输入端口(例如,N31和N32)以及输出 端口N33。输入端口N31用以接收由解压缩器926对多工器输出M2进行数据解压缩 后所产生的解压缩显示数据M2’。输入端口N32用以接收多工器输出M2。输出端口 N33用以选择性地输出多工器输入M2或解压缩显示数据M2’作为多工器输出M3至 后续的显示面板138。
    在驱动集成电路904被控制操作于正常模式/非解压缩模式的例子中,若传送过 程中无任何错误,输入显示数据D2与输入显示数据D1完全相同。除此之外,当显 示模式由视频模式或图像/指令模式所设定时,因为不需要执行解压缩,因此解压缩 器926为未启用或关闭的。当选择视频模式以驱动显示面板138时,多工器927选择 输入显示数据D2作为多工器输出M2,且多工器929选择多工器输出M2作为多工 器输出M3。当选择图像/指令模式以驱动显示面板138时,多工器927选择储存在显 示缓冲器928中的输入显示数据D2(即由显示缓冲器928所提供的缓冲显示数据 D2_BUF)作为多工器输出M2,多工器929选择多工器输出M2作为多工器输出M3。
    在驱动集成电路904被控制操作于解压缩模式的另一例子中,解压缩器926为启 用或开启的。若传送过程中无任何错误,输入显示数据D2与图1所示的压缩输入显 示数据D1’完全相同,若使用无损压缩且在数据解压缩过程中和/或数据缓冲过程中无 任何错误,解压缩显示数据M2’与图1所示的输入显示数据D1完全相同。当选择视 频模式以驱动显示面板138时,多工器927选择输入显示数据D2作为多工器输出 M2,而多工器929选择对多工器输出M2进行解压缩所产生的解压缩显示数据M2’ 作为多工器输出M3。当选择图像/指令模式以驱动显示面板138时,多工器927选择 缓冲显示数据D2_BUF为多工器输出M2,而多工器929选择解压缩显示数据M2’作 为多工器输出M3。
    简单归纳,显示缓冲器928在图像/指令模式储存压缩显示数据,而解缩器926 在视频模式或图像/指令模式皆为启用的。多工器927根据选择的显示模式,例如视 频模式或图像/指令模式,以配置其内部互连,而多工器929根据是否需要数据解压 缩以配置其内部互连。当应用处理器102启用压缩模式时,应用处理器102以及驱动 集成电路904之间的数据传输率降低,因此可以降低显示接口103的功率消耗。
    图10为依据图9所示的驱动集成电路904的控制及数据流程的流程图。倘若大 体上可达到相同的结果,并不一定需要遵照图10中所示流程的步骤顺序来进行,此 外,因为图2所示的步骤202至208亦由图9所示的应用处理器102所执行,因此, 仅有由驱动集成电路904所执行的步骤显示在图10中以达简化的目的。驱动集成电 路904示范性的控制及流程如下列步骤所简单归纳。
    步骤1010:将比特流BS解除封装/解除打包为输入显示数据D2。
    步骤1012:确认是否选择图像/指令模式以驱动显示面板138,若是,进入步骤 1014;否则,进入步骤1016。
    步骤1014:将输入显示数据D2存入显示缓冲器928。
    步骤1016:确认是否启用解压缩模式,若是,进入步骤1018;否则,进入步骤 1020。
    步骤1018:解压缩多工器输出M2以产生解压缩显示数据M2’,并利用解压缩显 示数据M2’驱动显示面板138;进入步骤1022。
    步骤1020:利用多工器输出M2驱动显示面板138。
    步骤1022:流程结束。
    本领域具有通常知识者在阅读上述针对图9所示的数据处理系统900的段落后应 能轻易的理解图10所示各步骤的细节,因此详细说明在此省略以省篇幅。
    在上述驱动集成电路的示范性实施中,所述驱动集成电路被设计可支持视频模式 及图像/指令模式,其中当选择图像/指令模式以驱动显示面板时,驱动集成电路需要 显示缓冲器。由于所述显示缓冲器的设置,导致增加了驱动集成电路的制造成本。在 另一设计中,可在数据处理系统中使用无缓冲器的驱动集成电路作为低成本解决方 案。而由于驱动集成电路内无显示缓冲器,因此所述驱动集成电路仅能支持视频模式。
    参考图11,图11为依据本发明的第六实施例的数据处理系统的方块示意图。数 据处理系统1100包括多个数据处理装置,例如前述的应用处理器102以及驱动集成 电路1104。应用处理器102以及驱动集成电路1104可为不同芯片,且应用处理电路 102通过前述的显示接口103与驱动集成电路通信。在此实施例中,驱动集成电路1104 包括前述的输入界面122、驱动集成电路控制器124、解压缩器126以及多工器127, 其中多工器输出M2传送至显示面板138。当驱动集成电路1104被控制操作于正常模 式/非解压缩模式时,解压缩器926为未启用或关闭的,而多工器127选择输入显示 数据D2作为多工器输出M2。当驱动集成电路1104被控制操作于解压缩模式,解压 缩器926为启用或开启的,而多工器127选则解压缩显示数据D2'作为多工器输出 M2。
    图12为依据图11所示的驱动集成电路1104的控制及数据流程的流程图。倘若 大体上可达到相同的结果,并不一定需要遵照图12中所示流程的步骤顺序来进行。 此外,由于图2所示的步骤202至208亦由图11所示的应用处理器102执行,因此, 仅有由驱动集成电路1104所执行的步骤显示于图12中以达简化的目的。驱动集成电 路1104的示范性的控制及数据流程可简单归纳为下列步骤。
    步骤1210:将比特流BS解除封装/解除打包为输入显示数据D2。
    步骤1212:确认是否启用解压缩模式,若是,进入步骤1214;否则,进入步骤 1216。
    步骤1214:解压缩输入显示数据D2以产生解压缩显示数据D2',并利用解压缩 显示数据D2'驱动显示面板138;进入步骤1218。
    步骤1216:利用输入显示数据D2驱动显示面板138。
    步骤1218:流程结束。
    此领域具有通常知识者在阅读上述针对数据处理系统100以及900的段落后应能 理解图12所示的各个步骤的细节,因此进一步的描述在此省略以省篇幅。
    在上述应用处理器的示范性实施中,应用处理器被设计成具有压缩器以支持数据 压缩。然而,此仅为范例说明,非本发明的限制。在另一设计中,压缩器可在前面的 应用处理电路和后续的驱动集成电路之间的桥式集成电路内实现。
    参考图13,图13为依据本发明的第七实施例的数据处理系统的方块示意图。数 据处理系统1300包括多个数据处理装置,例如应用处理器1302、驱动集成电路1304 以及桥式集成电路1306。应用处理器1302、驱动集成电路1304以及桥式集成电路 1306可为不同芯片,其中应用处理器102通过显示接口1303与桥式集成电路1306 通信,而桥式集成电路1306通过前述的显示接口103与驱动集成电路1304通信。举 例来说,但非本发明的限制,显示接口1303可为由移动产业处理器接口规范的显示 串行接口或由视频电子标准协会规范的嵌入式显示端口。
    应用处理器1302包括前述的显示控制器112、显示处理器114以及输出接口119。 因此应用处理器1302用以产生输入显示数据D1、封装/打包输入显示数据D1为比特 流BS1并经由显示接口1303输出比特流BS1。
    在此实施例中,桥式集成电路1306耦接在应用处理器1302以及驱动集成电路 1304之间,并包括,但并非限制为,输入接口1312、压缩控制器1314、压缩器1316、 多工器1317以及输出接口1318,其中压缩控制器1314用以控制桥式集成电路1306 的操作。举例来说,压缩控制器1314控制压缩器1316以及多工器1317。桥式集成 电路1306可操作于正常模式/非压缩模式或压缩模式。输入接口1312用以通过显示 接口1303接收比特流BS1,并将比特流BS解除封装为输入显示数据D3。详细来说, 输入接口1322依据显示接口1303的传送协定将比特流BS1解除封装。
    如图13所示,多工器1317具有多个输入端口(例如,N41和N42)以及输出端 口N43。输入端口N41用以接收由压缩器1316对输入显示数据D3进行压缩后产生 的压缩显示数据D3',输入端口N42用以接收由输入接口1312产生的输入显示数据 D3,且输出端口N43用以选择性地输出输入显示数据D3或压缩显示数据D3'作为多 工器输出M4。当压缩控制器1314控制桥式集成电路1306操作于正常/非压缩模式下 时,压缩器1316为未启用或关闭的,而多工器1317选择输入显示数据D3作为多工 器输出M4至后续的输出接口1318。当压缩控制器1314控制桥式集成电路1306操 作于压缩模式下时,压缩器1316为启用或开启的以接收输入显示数据D3,并根据接 收的输入显示数据D3产生压缩显示数据D3',而多工器1317选择压缩显示数据D3' 作为多工器输出M4至后续的输出接口1318。需注意的是,压缩器1316可使用损耗 式或无损压缩算法,其取决于实际设计考量/需求。输出接口1318用以封装多工器输 出M4为比特流BS并通过显示接口103输出比特流BS。详细来说,输出接口1318 根据显示接口103的传送协定封装多工器输出M4。
    驱动集成电路1304用以通过显示接口103接收比特流BS,并根据比特流BS中 的显示数据驱动显示面板138。需注意的是,驱动集成电路1304可使用前述驱动集 成电路104、304、504、704、904以及1104的其中之一来实现。进一步描述在此省 略以省篇幅。
    由于桥式驱动电路1306具有数据压缩能力,应用处理器1302可使用任何无压缩 器应用处理器来实现,可达到通过显示接口(如103)减少应用处理器以及驱动集成电 路之间的数据传输率以减少功率消耗的目标。
    图14为依据图13所示的数据处理系统1300的控制及数据流程的流程图。倘若 大体上能实现相同结果并不一定需要遵照图14中所示流程的步骤顺序来进行。示范 性的控制及数据流程可简单归纳为下列步骤。
    步骤1400:流程开始。
    步骤1402:应用处理器1302通过显示接口1303传送比特流BS1以传送未压缩 显示数据。
    步骤1406:确认是否启用压缩模式,若是,进入步骤1408;否则,进入步骤1412。
    步骤1408:桥式集成电路1306对从比特流BS1所取得的未压缩显示数据执行数 据压缩,并通过显示接口103传送比特流BS以传送压缩显示数据。
    步骤1410:驱动集成电路对从比特流BS所取得的压缩显示数据执行数据解压 缩,并利用解压缩显示数据驱动显示面板138。进入步骤1416。
    步骤1412:桥式集成电路1306通过显示接口103传送比特流BS以传送未压缩 显示数据。
    步骤1414:驱动集成电路利用未压缩显示数据驱动显示面板138。
    步骤1416:流程结束。
    本领域具有通常知识者在阅读上述针对图13所示的数据处理系统1300的段落后 应能轻易的理解图14所示的各个步骤的细节,因此进一步描述在此省略以省篇幅。
    在上述驱动集成电路的示范性实施中,驱动集成电路设计成具有解压缩器以支持 数据解压缩,然而,此仅为范例说明,非本发明的限制。在另一设计中,解压缩器可 位于前面的应用处理器以及后续的驱动集成电路之间的桥式集成电路中。
    参考图15,图15为根据本发明的第八实施例的数据处理系统的方块示意图。数 据处理系统1500具有多个数据处理装置,例如前述的应用处理器102、驱动集成电 路1504以及桥式集成电路1506。应用处理器102、驱动集成电路1504以及桥式集成 电路1506可为不同芯片,其中应用处理器102通过前述的显示接口103与桥式集成 电路1506通信,而桥式集成电路1506通过显示接口1505与驱动集成电路1504通信。 举例来说,但非本发明的限制,显示接口1505可为由移动产业处理器接口规范的显 示串行接口或由视频电子标准协会规范的嵌入式显示端口。
    在此实施例中,桥式集成电路1506包括,但并非限制为,输入界面1512、解压 缩控制器1514、解压缩器1516、多工器1517以及输出界面1518,其中解压缩控制 器1514用以控制桥式集成电路1506的操作。举例来说,解压缩控制器1514控制解 压缩器1516以及多工器1517。桥式集成电路1506可操作于正常模式/非解压缩模式 或解压缩模式。详细来说,当应用处理器102操作于正常模式/非压缩模式时,桥式 集成电路1506通过解压缩控制器1514来控制以操作于正常模式/非解压缩模式;而 当应用处理器102操作于压缩模式时,桥式集成电路1506通过解压缩控制器1514 来控制以操作于解压缩模式。
    输入界面1512用以通过显示接口103接收比特流BS,并将比特流BS解除封装 为输入显示数据D2。详细来说,输入接口1512根据显示接口103的传送协定将比特 流BS解除封装。如图15所示,多工器1517具有多个输入端口(例如,N51和N52) 以及输出端口N53。输入端口N51用以接收由解压缩器1516对输入显示数据D2解 压缩后产生的解压缩显示数据D2’,输入端口N52用以接收由输入接口1512产生的 输入显示数据D2,且输出端口N53用以选择性地输出输入显示数据D2或解压缩显 示数据D2'作为多工器输出M5。当解压缩控制器1514控制桥式集成电路1506操作 于正常模式/非解压缩模式下时,解压缩器1516为未启用或关闭的,且多工器1517 选择输入显示数据D2作为多工器输出M5至后续的输出界面1518。当解压缩控制器 1514控制桥式集成电路1506操作于解压缩模式时,解压缩器1516为启用或开启的 以接收输入显示数据D2,并根据接收的输入显示数据D2产生解压缩显示数据D2', 而多工器1517选择解压缩显示数据D2'作为多工器输出M5至后续输出接口1518。 输出接口1518用以封装多工器输出M5为比特流BS2并通过显示接口1505输出比特 流BS2。详细来说,输出接口1518跟据显示接口1505的传送协定封装多工器输出 M5。
    驱动集成电路1504用以通过显示接口1505接收比特流BS2,并根据比特流BS2 的显示数据驱动显示面板138。如图15所示,驱动集成电路1504包括前述的输入接 口122、驱动集成电路控制器124、显示缓冲器128以及多工器129。在此实施例中, 输入接口122从比特流BS2取得输入显示数据D5。当选择视频模式以驱动显示面板 138时,多工器129选择输入显示数据D5作为多工器输出M3。当选择图像/指令模 式以驱动显示面板138时,将输入显示数据D5存入显示缓冲器128,而多工器129 选择缓冲显示数据D5_BUF作为多工器输出M3。
    由于桥式集成电路1506具有数据解压缩能力,驱动集成电路1504可利用任何无 解压缩器的驱动集成电路来实现??纱锏酵ü允窘涌?如103)减少应用处理器以及 驱动集成电路之间的数据传输率以减少功率消耗的目标。
    图16为依据图15所示的数据处理系统1500的控制及数据流程的流程图。倘若 大体上可达到相同的结果,并不一定需要遵照图16中所示流程的步骤顺序来进行。 示范性的控制及数据流程可简单归纳为下列步骤。
    步骤1600:流程开始。
    步骤1602:确认是否启用压缩模式,若是,进入步骤1604;否则,进入步骤1608。
    步骤1604:应用处理器102通过显示接口103传送比特流BS以传送压缩显示数 据。
    步骤1606:桥式集成电路1506对从比特流BS所取得的压缩显示数据执行数据 解压缩,并通过显示接口1505传送比特流BS2以传送解压缩显示数据;进入步骤 1612。
    步骤1608:应用处理器102通过显示接口103传送比特流BS以传送未压缩显示 数据。
    步骤1610:桥式集成电路1506通过显示接口1505传送比特流BS2以传送未压缩 显示数据。
    步骤1612:驱动集成电路1504利用从比特流BS2所取得的显示数据驱动显示面 板138。
    步骤1614:流程结束。
    本领域具有通常知识者在阅读上述针对图15所示的数据处理系统1500后应能轻 易理解图16所示的各个步骤的细节,进一步描述在此省略以省篇幅。
    以上所述仅为本发明的较佳实施例,凡依本发明申请专利范围所做的均等变化与 修饰,皆应属本发明的涵盖范围。

    关 键 词:
    通过 显示 接口 传送 压缩 数据 数据处理系统
      专利查询网所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
    关于本文
    本文标题:通过显示接口传送压缩显示数据的数据处理系统.pdf
    链接地址://www.4mum.com.cn/p-5890301.html
    关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服客服 - 联系我们

    [email protected] 2017-2018 www.4mum.com.cn网站版权所有
    经营许可证编号:粤ICP备17046363号-1 
     


    收起
    展开
  • 四川郎酒股份有限公司获第十二届人民企业社会责任奖年度环保奖 2019-05-13
  • 银保监会新规剑指大企业多头融资和过度融资 2019-05-12
  • 韩国再提4国联合申办世界杯 中国网友无视:我们自己来 2019-05-11
  • 中国人为什么一定要买房? 2019-05-11
  • 十九大精神进校园:风正扬帆当有为 勇做时代弄潮儿 2019-05-10
  • 粽叶飘香幸福邻里——廊坊市举办“我们的节日·端午”主题活动 2019-05-09
  • 太原设禁鸣路段 设备在测试中 2019-05-09
  • 拜耳医药保健有限公司获第十二届人民企业社会责任奖年度企业奖 2019-05-08
  • “港独”没出路!“梁天琦们”该醒醒了 2019-05-07
  • 陈卫平:中国文化内涵包含三方面 文化复兴表现在其中 2019-05-06
  • 人民日报客户端辟谣:“合成军装照”产品请放心使用 2019-05-05
  • 【十九大·理论新视野】为什么要“建设现代化经济体系”?   2019-05-04
  • 聚焦2017年乌鲁木齐市老城区改造提升工程 2019-05-04
  • 【专家谈】上合组织——构建区域命运共同体的有力实践者 2019-05-03
  • 【华商侃车NO.192】 亲!楼市火爆,别忘了买车位啊! 2019-05-03