• 四川郎酒股份有限公司获第十二届人民企业社会责任奖年度环保奖 2019-05-13
  • 银保监会新规剑指大企业多头融资和过度融资 2019-05-12
  • 韩国再提4国联合申办世界杯 中国网友无视:我们自己来 2019-05-11
  • 中国人为什么一定要买房? 2019-05-11
  • 十九大精神进校园:风正扬帆当有为 勇做时代弄潮儿 2019-05-10
  • 粽叶飘香幸福邻里——廊坊市举办“我们的节日·端午”主题活动 2019-05-09
  • 太原设禁鸣路段 设备在测试中 2019-05-09
  • 拜耳医药保健有限公司获第十二届人民企业社会责任奖年度企业奖 2019-05-08
  • “港独”没出路!“梁天琦们”该醒醒了 2019-05-07
  • 陈卫平:中国文化内涵包含三方面 文化复兴表现在其中 2019-05-06
  • 人民日报客户端辟谣:“合成军装照”产品请放心使用 2019-05-05
  • 【十九大·理论新视野】为什么要“建设现代化经济体系”?   2019-05-04
  • 聚焦2017年乌鲁木齐市老城区改造提升工程 2019-05-04
  • 【专家谈】上合组织——构建区域命运共同体的有力实践者 2019-05-03
  • 【华商侃车NO.192】 亲!楼市火爆,别忘了买车位啊! 2019-05-03
    • / 29
    • 下载费用:30 金币  

    重庆时时彩任选三组六: 数据写入方法、可复写式非易失性存储器控制器及系统.pdf

    关 键 词:
    数据 写入 方法 复写 非易失性存储器 控制器 系统
      专利查询网所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
    摘要
    申请专利号:

    CN201010585052.1

    申请日:

    2010.12.08

    公开号:

    CN102193747A

    公开日:

    2011.09.21

    当前法律状态:

    授权

    有效性:

    有权

    法律详情: 授权|||实质审查的生效IPC(主分类):G06F 3/06申请日:20101208|||公开
    IPC分类号: G06F3/06; G06F11/00 主分类号: G06F3/06
    申请人: 群联电子股份有限公司
    发明人: 辜芳立
    地址: 中国台湾苗栗县竹南镇群义路1号
    优先权: 2010.03.03 CN 201010128540.X
    专利代理机构: 北京同立钧成知识产权代理有限公司 11205 代理人: 刘芳
    PDF完整版下载: PDF下载
    法律状态
    申请(专利)号:

    CN201010585052.1

    授权公告号:

    ||||||

    法律状态公告日:

    2015.06.10|||2011.11.23|||2011.09.21

    法律状态类型:

    授权|||实质审查的生效|||公开

    摘要

    本发明提供一种数据写入方法、可复写式非易失性存储器控制器及系统,用于将来自于主机系统的数据写入至可复写式非易失性存储器储存装置的多个存储器晶粒中。本数据写入方法包括判断主机系统的数据传输接口是相容于第一接口规格或第二接口规格。本数据写入方法也包括当主机系统的数据传输接口相容于第一接口规格时使用一般模式将数据写入至存储器晶粒中,并且当主机系统的数据传输接口相容于第二接口规格时使用省电模式将数据写入至存储器晶粒中?;?,本数据写入方法可有效地避免因数据传输接口所提供的电源不足而降低可复写式非易失性存储器储存装置的稳定性。

    权利要求书

    1.一种数据写入方法,用于将来自于一主机系统的数据写入至一可复写式非易失性存储器储存装置的多个存储器晶粒中,其中该可复写式非易失性存储器储存装置的一主机接口电性连接至该主机系统的一数据传输接口,该数据写入方法包括:依据一信息判断该数据传输接口是相容于一第一接口规格或一第二接口规格;当该数据传输接口相容于该第一接口规格时使用一般模式将该数据写入至所述存储器晶粒中,其中在该一般模式中所述存储器晶粒之中同时被作动的存储器晶粒的数目不大于一第一数量并且所述存储器晶粒是作动在一第一运作频率中;以及当该数据传输接口相容于该第二接口规格时使用一第一省电模式或一第二省电模式来将该数据写入至所述存储器晶粒中,其中在该第一省电模式中所述存储器晶粒之中同时被作动的存储器晶粒的数目不大于一第二数量,其中该第二数量小于该第一数量,其中在该第二省电模式中所述存储器晶粒是作动在一第二运作频率中,其中该第二运作频率小于该第一运作频率。2.根据权利要求1所述的数据写入方法,其中,还包括:从该主机接口中接收一检测信号以获得该信息或者测量该数据传输接口的一传输速度以获得该信息。3.根据权利要求1所述的数据写入方法,其中使用该一般模式将该数据写入至所述存储器晶粒中的步骤包括:使用一交错写入模式将该数据写入至所述存储器晶粒中,其中使用该第一省电模式将该数据写入至所述存储器晶粒中的步骤包括:不使用该交错写入模式将该数据写入至所述存储器晶粒中。4.根据权利要求1所述的数据写入方法,其中该第一接口规格为一通用序列总线版本3.0规格,并且该第二接口规格为一通用序列总线版本2.0规格。5.根据权利要求1所述的数据写入方法,其中使用该第一省电模式将该数据写入至所述存储器晶粒中的步骤包括:记录所述存储器晶粒之中处于一忙碌状态的存储器晶粒的数目;记录所述存储器晶粒之中处于一传输状态的存储器晶粒的数目;判断处于该忙碌状态的所述存储器晶粒的数目和处于该传输状态的所述存储器晶粒的数目的一总和是否小于一预设门槛值;以及当处于该忙碌状态的所述存储器晶粒的数目和处于该传输状态的所述存储器晶粒的数目的该总和小于该预设门槛值时将该数据写入至所述存储器晶粒的其中之一,其中写入该数据的存储器晶粒非处于该忙碌状态或该传输状态。6.根据权利要求5所述的数据写入方法,其中记录所述存储器晶粒之中处于该忙碌状态的存储器晶粒的数目的步骤包括:监控对应每一所述存储器晶粒的一闲置-忙碌信号;当对应所述存储器晶粒之中的其中一个存储器晶粒的闲置-忙碌信号从一闲置状态变为该忙碌状态时,在一忙碌状态清单中加入该其中一个存储器晶粒;当对应该其中一个存储器晶粒的闲置-忙碌信号从该忙碌状态变为该闲置状态时,在该忙碌状态清单中移除该其中一个存储器晶粒;以及依据该忙碌状态清单计算所述存储器晶粒之中处于该忙碌状态的存储器晶粒的数目,其中记录所述存储器晶粒之中处于该传输状态的存储器晶粒的数目的步骤包括:监控对应每一所述存储器晶粒的一待命-传输信号;当对应所述存储器晶粒之中的其中一个存储器晶粒的待命-传输信号从一待命状态变为该传输状态时,在一传输状态清单中加入该其中一个存储器晶粒;当对应该其中一个存储器晶粒的待命-传输信号从该传输状态变为该待命状态时,在该传输状态清单中移除该其中一个存储器晶粒;以及依据该传输状态清单计算所述存储器晶粒之中处于该传输状态的存储器晶粒的数目。7.一种可复写式非易失性存储器控制器,用于将来自于一主机系统的数据写入至多个存储器晶粒中,该可复写式非易失性存储器控制器包括:一主机接口,用以电性连接至该主机系统的一数据传输接口;一可复写式非易失性存储器接口,用以电性连接至所述存储器晶粒;以及一存储器管理电路,电性连接至该主机接口与该可复写式非易失性存储器接口,其中该存储器管理电路用以依据一信息判断该数据传输接口是相容于一第一接口规格或一第二接口规格,其中当该数据传输接口相容于该第一接口规格时,该存储器管理电路用以使用一般模式将该数据写入至所述存储器晶粒中,其中在该一般模式中所述存储器晶粒之中同时被作动的存储器晶粒的数目不大于一第一数量,其中当该数据传输接口相容于该第二接口规格时,该存储器管理电路用以使用一第一省电模式将该数据写入至所述存储器晶粒中,其中在该第一省电模式中所述存储器晶粒之中同时被作动的存储器晶粒的数目不大于一第二数量,其中该第二数量小于该第一数量。8.根据权利要求7所述的可复写式非易失性存储器控制器,其中该存储器管理电路从该主机接口中接收一检测信号以获得该信息或者测量该数据传输接口的一传输速度以获得该信息。9.根据权利要求7所述的可复写式非易失性存储器控制器,其中在该一般模式中,该存储器管理电路使用一交错写入模式将该数据写入至所述存储器晶粒中,其中在该第一省电模式中,该存储器管理电路不使用该交错写入模式将该数据写入至所述存储器晶粒中。10.根据权利要求7所述的可复写式非易失性存储器控制器,其中在该第一省电模式中,该存储器管理电路用以记录所述存储器晶粒之中处于一忙碌状态的存储器晶粒的数目,记录所述存储器晶粒之中处于一传输状态的存储器晶粒的数目,判断处于该忙碌状态的所述存储器晶粒的数目和处于该传输状态的所述存储器晶粒的数目的一总和是否小于一预设门槛值,以及当处于该忙碌状态的所述存储器晶粒的数目和处于该传输状态的所述存储器晶粒的数目的该总和小于该预设门槛值时,将该数据写入至所述存储器晶粒的其中之一,其中写入该数据的存储器晶粒非处于该忙碌状态或该传输状态。11.根据权利要求10所述的可复写式非易失性存储器控制器,其中该存储器管理电路还用以监控对应每一所述存储器晶粒的一闲置-忙碌信号,其中当对应所述存储器晶粒之中的其中一个存储器晶粒的闲置-忙碌信号从一闲置状态变为该忙碌状态时,该存储器管理电路还用以在一忙碌状态清单中加入该其中一个存储器晶粒,其中当对应该其中一个存储器晶粒的闲置-忙碌信号从该忙碌状态变为该闲置状态时,该存储器管理电路还用以在该忙碌状态清单中移除该其中一个存储器晶粒,其中该存储器管理电路还用以依据该忙碌状态清单计算所述存储器晶粒之中处于该忙碌状态的存储器晶粒的数目,监控对应每一所述存储器晶粒的一待命-传输信号,其中当对应所述存储器晶粒之中的其中一个存储器晶粒的待命-传输信号从一待命状态变为该传输状态时,该存储器管理电路还用以在一传输状态清单中加入该其中一个存储器晶粒,其中当对应该其中一个存储器晶粒的待命-传输信号从该传输状态变为该待命状态时,该存储器管理电路还用以在该传输状态清单中移除该其中一个存储器晶粒;以及其中该存储器管理电路还用以依据该传输状态清单计算所述存储器晶粒之中处于该传输状态的存储器晶粒的数目。12.一种可复写式非易失性存储器储存系统,包括:一连接器,电性连接至一主机系统的一数据传输接口;一存储器模组,具有多个存储器晶粒;以及一可复写式非易失性存储器控制器,电性连接至该存储器模组与该连接器,用以依据一信息判断该数据传输接口是相容于一第一接口规格或一第二接口规格,其中当该数据传输接口相容于该第一接口规格时,该可复写式非易失性存储器控制器还用以使用一般模式将该数据写入至所述存储器晶粒中,其中在该一般模式中所述存储器晶粒之中同时被作动的存储器晶粒的数目不大于一第一数量,其中当该数据传输接口相容于该第二接口规格时,该可复写式非易失性存储器控制器还用以使用一第一省电模式将该数据写入至所述存储器晶粒中,其中在该第一省电模式中所述存储器晶粒之中同时被作动的存储器晶粒的数目不大于一第二数量,其中该第二数量小于该第一数量。13.根据权利要求12所述的可复写式非易失性存储器储存系统,其中该可复写式非易失性存储器控制器从该主机接口中接收一检测信号以获得该信息或者测量该数据传输接口的一传输速度以获得该信息。14.根据权利要求12所述的可复写式非易失性存储器储存系统,其中在该一般模式中该可复写式非易失性存储器控制器使用一交错写入模式将该数据写入至所述存储器晶粒中,其中在该第一省电模式中该可复写式非易失性存储器控制器不使用该交错写入模式将该数据写入至所述存储器晶粒中。15.一种可复写式非易失性存储器控制器,用于将来自于一主机系统的数据写入至多个存储器晶粒中,该可复写式非易失性存储器控制器包括:一主机接口,用以电性连接至该主机系统的一数据传输接口;一可复写式非易失性存储器接口,用以电性连接至所述存储器晶粒;一电源管理电路,具有一锁相回路;以及一存储器管理电路,电性连接至该主机接口、该可复写式非易失性存储器接口与该电源管理电路,其中该电源管理电路用以依据一信息判断该数据传输接口是相容于一第一接口规格或一第二接口规格,其中当该数据传输接口相容于该第一接口规格时,该锁相回路用以产生一第一运作频率以提供给该存储器管理电路与所述存储器晶粒,并且该存储器管理电路在该第一运作频率下将该数据写入至所述存储器晶粒中,其中当该数据传输接口相容于该第二接口规格时,该锁相回路用以产生一第二运作频率以提供给该存储器管理电路与所述存储器晶粒,并且该存储器管理电路在该第二运作频率下将该数据写入至所述存储器晶粒中。16.根据权利要求15所述的可复写式非易失性存储器控制器,其中该电源管理电路从该主机接口中接收一检测信号以获得该信息。17.根据权利要求15所述的可复写式非易失性存储器控制器,其中该第一接口规格为一通用序列总线版本3.0规格,并且该第二接口规格为一通用序列总线版本2.0规格。18.一种可复写式非易失性存储器储存系统,包括:一连接器,电性连接至一主机系统;一存储器模组,具有多个存储器晶粒;以及一可复写式非易失性存储器控制器,电性连接至该存储器模组,其中该可复写式非易失性存储器控制器用以依据一信息判断该数据传输接口是相容于一第一接口规格或一第二接口规格,其中当该数据传输接口相容于该第一接口规格时,该可复写式非易失性存储器控制器用以产生一第一运作频率以提供所述存储器模组,并且在该第一运作频率下将该数据写入至所述存储器晶粒中,其中当该数据传输接口相容于该第二接口规格时,该可复写式非易失性存储器控制器用以产生一第二运作频率以提供给该存储器模组,并且在该第二运作频率下将该数据写入至所述存储器晶粒中,其中该第二运作频率小于该第一运作频率。19.根据权利要求18所述的可复写式非易失性存储器储存系统,其中该可复写式非易失性存储器控制器从该数据传输接口中获取一检测信号以获得该信息。20.根据权利要求18所述的可复写式非易失性存储器储存系统,其中该第一接口规格为一通用序列总线版本3.0规格,并且该第二接口规格为一通用序列总线版本2.0规格。

    说明书

    数据写入方法、可复写式非易失性存储器控制器及系统

    技术领域

    本发明涉及一种用于数据写入方法,尤其涉及一种数据写入方法、可复写式非易失性存储器控制器及系统。

    背景技术

    数码相机、手机与MP3在这几年来的成长十分迅速,使得消费者对储存媒体的需求也急速增加。由于可复写式非易失性存储器(rewritable?non-volatile?memory)具有数据非易失性、省电、体积小与无机械结构等的特性,适合可携式应用,最适合使用于这类可携式由电池供电的产品上。随身碟就是一种以可复写式非易失性存储器作为储存媒体的储存装置。由于可复写式非易失性存储器体积小容量大,所以已广泛用于个人重要数据的储存。因此,近年可复写式非易失性存储器产业成为电子产业中相当热门的一环。

    可复写式非易失性存储器储存装置中的存储器晶粒具有多个实体区块(physical?block),且每一实体区块具有多个实体页面(physical?page),其中在实体区块中写入数据时必须依据实体页面的顺序依序地写入数据。一般来说,写入数据至实体页面的程序可区分为数据传输(transfer)以及数据程序化(program)两个部分。具体来说,当欲在存储器晶粒的实体页面中储存数据时,可复写式非易失性存储器储存装置的控制电路首先会将数据传输至存储器晶粒内的缓冲区中。之后,存储器晶?;峤撼迩诘氖莩绦蚧烈趁嬷?。在可复写式非易失性存储器储存装置的控制电路传输数据至存储器晶粒的期间,存储器晶粒是处于一传输状态。并且,当数据被程序化至实体页面的期间,存储器晶粒是处于一忙碌(busy)状态。

    为了提升可复写式非易失性存储器储存装置的写入速度,可复写式非易失性存储器储存装置会配置多个存储器晶粒并且以交错方式或平行方式来写入数据。例如,以配置有经由一条数据输入输出总线与控制电路电性连接的第一与第二存储器晶粒的可复写式非易失性存储器储存装置为例,当主机系统欲在可复写式非易失性存储器储存装置中储存多页数据(即,数据长度为大于1个页面的数据)时,控制电路可将其中一页数据传输至第一存储器晶粒。之后,在第一存储器晶粒处于忙碌状态期间,控制电路可将另一页数据传输至第二存储器晶粒。接着,在第二存储器晶粒处于忙碌状态时,控制电路可将另一页数据传输至第一存储器晶粒,由此交错地将欲写入页数据传输至第一存储器晶粒与第二存储器晶粒,以缩短写入数据的时间。

    特别是,当存储器晶粒处于传输状态或忙碌状态时,在存储器晶?;嵝枰缭匆灾葱惺荽浠蚴莩绦蚧?。然而,对于使用数据传输接口所提供的电力作为主要电源的随身碟来说,当多颗存储器晶粒一起作动(即,处于忙碌状态或传输状态)时,数据传输接口所提供的电力可能会不足而造成可复写式非易失性存储器储存装置的不稳定。

    发明内容

    本发明提供一种用于快闪存储器的数据写入方法,其能够避免可复写式非易失性存储器储存装置因数据传输接口所提供的电力不足而造成不稳定。

    本发明提供一种可复写式非易失性存储器控制器,其所执行的数据写入方法能够避免可复写式非易失性存储器储存装置因数据传输接口所提供的电力不足而造成不稳定。

    本发明提供一种可复写式非易失性存储器储存系统,其能够避免因数据传输接口所提供的电力不足而造成不稳定。

    本发明范例实施例提出一种数据写入方法,用于将来自于主机系统的数据写入至可复写式非易失性存储器储存装置的多个存储器晶粒中,其中可复写式非易失性存储器储存装置的主机接口电性连接至主机系统的数据传输接口。本数据写入方法包括依据一信息判断主机系统的数据传输接口是相容于第一接口规格或第二接口规格。当主机系统的数据传输接口相容于第一接口规格时使用一般模式将数据写入至存储器晶粒中,并且当主机系统的数据传输接口相容于第二接口规格时使用第一省电模式或第二省电模式将数据写入至存储器晶粒中。在此,在一般模式中同时被作动的存储器晶粒的数目不大于第一数量并且所述存储器晶粒是作动在一第一运作频率中。在第一省电模式中同时被作动的存储器晶粒的数目不大于第二数量,其中第二数量小于第一数量。在第二省电模式中所述存储器晶粒是作动在第二运作频率中,其中第二运作频率小于第一运作频率。

    本发明范例实施例提出一种可复写式非易失性存储器控制器,其包括主机接口、可复写式非易失性存储器接口与存储器管理单元。主机接口用以电性连接至主机系统的数据传输接口??筛葱词椒且资源娲⑵鹘涌谟靡缘缧粤又辽鲜龃娲⑵骶Я?。存储器管理单元电性连接主机接口与可复写式非易失性存储器接口,其中此存储器管理电路用以依据一信息判断数据传输接口是相容于第一接口规格或第二接口规格。当数据传输接口相容于第一接口规格时,存储器管理电路用以使用一般模式将数据写入至存储器晶粒中,其中在一般模式中同时被作动的存储器晶粒的数目不大于第一数量。当数据传输接口相容于第二接口规格时,存储器管理电路用以使用第一省电模式将数据写入至存储器晶粒中,其中在第一省电模式中同时被作动的存储器晶粒的数目不大于第二数量,其中第二数量小于第一数量。

    本发明范例实施例提出一种可复写式非易失性存储器储存系统,其包括连接器、具有多个存储器晶粒的存储器模组与电性连接至此存储器模组的可复写式非易失性存储器控制器。在此,此可复写式非易失性存储器控制器用以依据信息判断数据传输接口是相容于第一接口规格或第二接口规格。当数据传输接口相容于第一接口规格时,可复写式非易失性存储器控制器还用以使用一般模式将数据写入至存储器晶粒中,其中在一般模式中同时被作动的存储器晶粒的数目不大于第一数量。当数据传输接口相容于该第二接口规格时,可复写式非易失性存储器控制器还用以使用第一省电模式将数据写入至存储器晶粒中,其中在第一省电模式中同时被作动的存储器晶粒的数目不大于第二数量,其中第二数量小于第一数量。

    本发明范例实施例提出一种可复写式非易失性存储器控制器,用于将来自于一主机系统的数据写入至多个存储器晶粒中。本可复写式非易失性存储器控制器包括主机接口、可复写式非易失性存储器接口、电源管理电路与存储器管理电路。主机接口用以电性连接至主机系统的数据传输接口,并且可复写式非易失性存储器接口用以电性连接至这些存储器晶粒。电源管理电路具有一锁相回路。存储器管理电路是电性连接至主机接口、可复写式非易失性存储器接口与电源管理电路。电源管理电路用以依据一信息判断数据传输接口是相容于第一接口规格或第二接口规格。当数据传输接口相容于第一接口规格时,锁相回路用以产生第一运作频率以提供给存储器管理电路与这些存储器晶粒,并且存储器管理电路在第一运作频率下将数据写入至这些存储器晶粒中。此外,当数据传输接口相容于第二接口规格时,锁相回路用以产生第二运作频率以提供给存储器管理电路与这些存储器晶粒,并且存储器管理电路在第二运作频率下将数据写入至这些存储器晶粒中。

    本发明范例实施例提出一种可复写式非易失性存储器储存系统,其包括连接器、存储器模组与可复写式非易失性存储器控制器。连接器电性连接至主机系统,存储器模组具有多个存储器晶粒,并且可复写式非易失性存储器控制器电性连接至存储器模组??筛葱词椒且资源娲⑵骺刂破饔靡砸谰菀恍畔⑴卸鲜荽浣涌谑窍嗳萦诘谝唤涌诠娓窕虻诙涌诠娓?。当数据传输接口相容于第一接口规格时,可复写式非易失性存储器控制器用以产生第一运作频率以提供所述存储器模组,并且在第一运作频率下将数据写入至所述存储器晶粒中。此外,当数据传输接口相容于第二接口规格时,可复写式非易失性存储器控制器用以产生第二运作频率以提供给存储器模组,并且在第二运作频率下将数据写入至这些存储器晶粒中。

    基于上述,本发明范例实施例的数据写入方法能够在以同时使用多个存储器晶粒来写入数据时,避免因电源不足所造成的不稳定。

    为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。

    附图说明

    图1是根据本发明范例实施例所图示的数据写入的概要流程图。

    图2A是根据本发明第一范例实施例图示使用可复写式非易失性存储器储存装置的主机系统。

    图2B是根据本发明范例实施例所图示的计算机、输入输出装置与可复写式非易失性存储器储存装置的示意图。

    图2C是根据本发明另一范例实施例所图示的主机系统与可复写式非易失性存储器储存装置的示意图。

    图3是图示图2A的可复写式非易失性存储器储存装置的概要方块图。

    图4是根据本发明第一范例实施例所图示的可复写式非易失性存储器控制器的概要方块图。

    图5是根据本发明第一范例实施例所图示的记录处于传输状态的存储器晶粒的流程图。

    图6是根据本发明第一范例实施例所图示的记录处于忙碌状态的存储器晶粒的流程图。

    图7是根据本发明第一范例实施例所图示在省电模式中的数据写入的流程图。

    图8是根据本发明第二范例实施例所图示的数据写入的流程图。

    图9是根据本发明第三范例实施例所图示的可复写式非易失性存储器储存装置的概要方块图。

    图10是根据本发明第三范例实施例所图示的数据写入的流程图。

    主要附图标记说明:

    1000:主机系统;????????????????1100:计算机;

    1102:微处理器;????????????????1104:随机存取存储器;

    1106:输入输出装置;????????????1108:系统总线;

    1110:数据传输接口;????????????1202:鼠标;

    1204:键盘;????????????????????1206:显示器;

    1208:打印机;??????????????????1212:随身碟;

    1214:存储卡;??????????????????1216:固态硬盘;

    1310:数码相机;????????????????1312:SD卡;

    1314:MMC卡;???????????????????1316:记忆棒;

    1318:CF卡;????????????????????1320:嵌入式储存装置;

    100:可复写式非易失性存储器储存装置;

    102:连接器;???????????????????106:存储器模组;

    104:可复写式非易失性存储器控制器;

    200-0~200-7:存储器单元;??????210-0~210-15:存储器晶粒;

    220-1~220-7:数据输入输出总线;

    204:存储器管理电路;???????????206:主机接口;

    208:可复写式非易失性存储器接口;

    252:缓冲存储器;???????????????254:电源管理电路;

    256:错误校正电路;?????????????400、500:程序;

    S401、S403、S405:传输状态清单新增任务的步骤;

    S407、S409、S411、S413:传输状态清单移除任务的步骤;

    S501、S503、S505:忙碌状态清单新增任务的步骤;

    S507、S509、S511、S513:忙碌状态清单移除任务的步骤;

    S601、S603、S605、S607、S609:数据写入的步骤;

    S701、S703、S705、S707:数据写入的步骤;

    800:可复写式非易失性存储器储存装置;

    804:可复写式非易失性存储器控制器;

    814:存储器管理电路;????????????854:电源管理电路;

    862:锁相回路;

    S901、S903、S905、S907、S909:数据写入的步骤。

    具体实施方式

    为了能够避免上述因数据传输接口的供电不足而造成的系统的不稳定,本发明能够根据不同的数据传输接口使用不同的之数据写入模式的方法。如图1所示,在此方法中,首先,会判断主机系统的数据传输接口是相容于第一接口规格或第二接口规格(S101)。倘若数据传输接口相容于第一接口规格时,数据会藉由使用一般模式来写入至存储器晶粒中(S103),其中在一般模式中存储器晶粒之中同时被作动的存储器晶粒的数目不大于第一数量并且这这些存储器晶粒是作动在第一运作频率中。倘若数据传输接口相容于第二接口规格时,数据会藉由使用第一省电模式或第二省电模式来写入至存储器晶粒中(S105),其中在第一省电模式中这这些存储器晶粒之中同时被作动的存储器晶粒的数目不大于第二数量,其中,第二数量小于第一数量。若是操作在第二省电模式中,这些存储器晶粒是作动在第二运作频率中,其中,第二频率小于第一频率。为了能够更清楚地了解本发明,以下以数个范例实施例来进行说明。

    第一范例实施例

    一般而言,可复写式非易失性存储器储存装置(也称,可复写式非易失性存储器储存系统)包括存储器模组与控制器(也称,控制电路)。通??筛葱词椒且资源娲⑵鞔⒋孀爸没嵊胫骰低骋黄鹗褂?,以使主机系统可将数据写入至可复写式非易失性存储器储存装置或从可复写式非易失性存储器储存装置中读取数据。另外,也有可复写式非易失性存储器储存装置是包括嵌入式可复写式非易失性存储器与可执行于主机系统上以实质地作为此嵌入式可复写式非易失性存储器的控制器的软件。

    图2A是根据本发明第一范例实施例所图示的使用可复写式非易失性存储器储存装置的主机系统。

    请参照图2A,主机系统1000一般包括计算机1100与输入输出(input/output,I/O)装置1106。计算机1100包括微处理器1102、随机存取存储器(random?access?memory,RAM)1104、系统总线1108以及数据传输接口1110。输入输出装置1106包括如图2B的鼠标1202、键盘1204、显示器1206与打印机1208。必须了解的是,图2B所示的装置非限制输入输出装置1106,输入输出装置1106可还包括其他装置。

    在本发明实施例中,可复写式非易失性存储器储存装置100是通过数据传输接口1110与主机系统1000的其他元件电性连接。由微处理器1102、随机存取存储器1104与输入输出装置1106的处理可将数据写入至可复写式非易失性存储器储存装置100或从可复写式非易失性存储器储存装置100中读取数据。例如,可复写式非易失性存储器储存装置100可以是如图2B所示的随身碟1212、存储卡1214或固态硬盘(Solid?State?Drive,SSD)1216。

    一般而言,主机系统1000可实质地为可储存数据的任意系统。虽然在本范例实施例中,主机系统1000是以计算机系统来作说明,然而,在本发明另一范例实施例中主机系统1000可以是数码相机、摄影机、通信装置、音频播放器或视频播放器等系统。例如,在主机系统为数码相机(摄影机)1310时,可复写式非易失性存储器储存装置则为其所使用的SD卡1312、MMC卡1314、记忆棒(memory?stick)1316、CF卡1318或嵌入式储存装置1320(如图2C所示)。嵌入式储存装置1320包括嵌入式多媒体卡(Embedded?MMC,eMMC)。值得一提的是,嵌入式多媒体卡是直接电性连接于主机系统的基板上。

    图3是图示图2A的可复写式非易失性存储器储存装置的概要方块图。

    请参照图3,可复写式非易失性存储器储存装置100包括连接器102、可复写式非易失性存储器控制器104与存储器模组106。

    连接器102是电性连接至可复写式非易失性存储器控制器104并且用以电性连接至主机系统1000。在本范例实施例中,连接器102为通用序列总线(Universal?Serial?Bus,USB)连接器并且符合USB?3.0规格。然而,必须了解的是本发明不限于此,连接器102也可以其他适合的连接器。

    可复写式非易失性存储器控制器104会执行以硬件形式或固体形式实作的多个逻辑门或控制指令,并且根据主机系统1000的指令在存储器模组106中进行数据的写入、读取与抹除等运作。

    图4是根据本发明第一范例实施例所图示的可复写式非易失性存储器控制器的概要方块图。

    请参照图4,可复写式非易失性存储器控制器104包括存储器管理电路204、主机接口206、可复写式非易失性存储器接口208。

    存储器管理电路204用以控制可复写式非易失性存储器控制器104的整体运作。具体来说,存储器管理电路204具有多个控制指令,并且在可复写式非易失性存储器储存装置100运作时,这些控制指令会被执行以根据本范例实施例的数据写入机制与存储器管理机制来管理存储器模组106。这些数据写入机制与存储器管理机制将在以下配合附图作详细说明。

    在本范例实施例中,存储器管理电路204的控制指令是以一固体形式来实作。例如,存储器管理电路204具有一微处理器单元(未图示)与一只读存储器(未图示),并且这些控制指令是被烧录至此只读存储器中。当可复写式非易失性存储器储存装置100运作时,这些控制指令会由微处理器单元来执行以完成根据本发明实施例的数据写入机制与存储器管理机制。

    在本发明另一范例实施例中,存储器管理电路204的控制指令也可以程序码形式储存于存储器模组106的特定区域(例如,存储器模组中专用于存放系统数据的系统区)中。此外,存储器管理电路204具有一微处理器单元(未图示)、一只读存储器(未图示)及一随机存取存储器(未图示)。特别是,此只读存储器具有一驱动码段,并且当可复写式非易失性存储器控制器104被致能时,微处理器单元会先执行此驱动码段来将储存于存储器模组106中的控制指令载入至存储器管理电路204的随机存取存储器中,之后再运转这些控制指令以执行本发明范例实施例的数据存取机制与存储器管理机制。此外,在本发明另一范例实施例中,存储器管理电路204的控制指令也可以一硬件形式来实作。

    主机接口206是电性连接至存储器管理电路204并且用以接收与识别主机系统1000所传送的指令与数据。也就是说,主机系统1000所传送的指令与数据会通过主机接口206来传送至存储器管理电路204。在本范例实施例中,主机接口206是对应连接器102为USB接口且符合USB?3.0规格。然而,必须了解的是本发明不限于此,主机接口206也可以是其他适合的数据传输接口。

    可复写式非易失性存储器接口208是电性连接至存储器管理电路204并且用以存取存储器模组106。也就是说,欲写入至存储器模组106的数据会经由可复写式非易失性存储器接口208转换为存储器模组106所能接受的格式。

    在本发明一范例实施例中,可复写式非易失性存储器控制器104还包括缓冲存储器252?;撼宕娲⑵?52是电性连接至存储器管理电路204并且用以暂存来自于主机系统1000的数据与指令或来自于存储器模组106的数据。

    在本发明一范例实施例中,可复写式非易失性存储器控制器104还包括电源管理电路254。电源管理电路254是电性连接至存储器管理电路204并且用以控制可复写式非易失性存储器储存装置100的电源。

    在本发明一范例实施例中,可复写式非易失性存储器控制器104还包括错误校正电路256。错误校正电路256是电性连接至存储器管理电路204并且用以执行一错误校正程序以确保数据的正确性。具体来说,当存储器管理电路204从主机系统1000中接收到主机写入指令时,错误校正电路256会为对应此主机写入指令的写入数据产生对应的错误检查与校正码(Error?Checking?and?Correcting?Code,ECC?Code),并且存储器管理电路204会将此写入数据与对应的错误校正码写入至存储器模组106中。之后,当存储器管理电路204从存储器模组106中读取数据时会同时读取此数据对应的错误校正码,并且错误校正电路256会依据此错误校正码对所读取的数据执行错误校正程序。

    请再参照图3,存储器模组106是电性连接至可复写式非易失性存储器控制器104。在此,存储器模组106为多层存储胞(Multi?Level?Cell,MLC)反及(NAND)快闪存储器模组。然而,本发明不限于此,存储器模组106也可是单层存储胞(Single?Level?Cell,SLC)NAND快闪存储器模组或其他可复写式非易失性存储器模组。

    在本范例实施例中,存储器模组106可具有存储器单元200-0~200-7。在本范例实施例中,存储器单元200-0具有存储器晶粒210-0与存储器晶粒210-1,存储器单元200-1具有存储器晶粒210-2与存储器晶粒210-3,存储器单元200-2具有存储器晶粒210-4与存储器210-5,存储器单元200-3具有存储器晶粒210-6与存储器晶粒210-7,存储器单元200-4具有存储器晶粒210-8与存储器晶粒210-9,存储器单元200-5具有存储器晶粒210-10与存储器晶粒210-11,存储器单元200-6具有存储器晶粒210-12与存储器晶粒210-13并且存储器单元200-7具有存储器晶粒210-14与存储器晶粒210-15。

    存储器晶粒210-0~210-15分别地具有多个实体区块(未图示)用以储存数据。在存储器模组106的设计中,实体区块为抹除的最小单位。即,每一实体区块含有最小数目之一并被抹除的存储胞。每一实体区块具有数个实体页面,并且实体页面为程序化的最小单元?;谎灾?,实体页面为写入数据或读取数据的最小单元。每一实体页面通常包括使用者数据比特区与冗余比特区。使用者数据比特区用以储存使用者的数据,而冗余比特区用以储存系统的数据(例如,错误检查与校正码)。

    在本范例实施例中,可复写式非易失性存储器控制器104的可复写式非易失性存储器接口208分别地通过数据输入输出总线(Data?input/output?bus)220-0~220-7传送数据给存储器单元200-0~200-7或从存储器单元200-0~200-7中接收数据。具体来说,可复写式非易失性存储器控制器104经由数据输入输出总线220-0将数据传输至存储器晶粒210-0与存储器晶粒210-1??筛葱词椒且资源娲⑵骺刂破?04是经由数据输入输出总线220-1将数据传输至存储器晶粒210-2与存储器晶粒210-3??筛葱词椒且资源娲⑵骺刂破?04是经由数据输入输出总线220-2将数据传输至存储器晶粒210-4与存储器晶粒210-5??筛葱词椒且资源娲⑵骺刂破?04是经由数据输入输出总线220-3将数据传输至存储器晶粒210-6与存储器晶粒210-7??筛葱词椒且资源娲⑵骺刂破?04是经由数据输入输出总线220-4将数据传输至存储器晶粒210-8与存储器晶粒210-9??筛葱词椒且资源娲⑵骺刂破?04是经由数据输入输出总线220-5将数据传输至存储器晶粒210-10与存储器晶粒210-11??筛葱词椒且资源娲⑵骺刂破?04是经由数据输入输出总线220-6将数据传输至存储器晶粒210-12与存储器晶粒210-13。并且,可复写式非易失性存储器控制器104是经由数据输入输出总线220-7将数据传输至存储器晶粒210-14与存储器晶粒210-15。

    在本范例实施例中,存储器晶粒210-0~210-15中的实体区块会被存储器管理电路204群组为多个实体单元并且以实体单元为单位来进行管理。特别是每一实体单元可是由每一存储器晶粒中的至少其中一个实体区块所组成,因此存储器管理电路204可使用平行模式(parallel?mode)与交错模式(interleave?mode)来提升存取的速度。

    具体来说,由于在存储器模组106中每一存储器单元可是通过独立的数据输入输出总线与可复写式非易失性存储器控制器104电性连接,因此在平行模式中存储器管理电路204同时经由多条数据输入输出总线来传送写入数据至对应的存储器模组,以提升存取速度。也就是说,当欲对一个实体单元进行写入时,由于实体单元是由属于不同存储器单元的实体区块所组成,因此在平行模式中存储器管理电路204会将对应不同实体区块的实体页面的数据分别地通过多条数据输入输出总线来同时传送与写入。

    再者,由于每一存储器模组可包括两个存储器晶粒,因此在交错模式中存储器管理电路204会将数据交错地传送至同一存储器模组内的两个存储器晶粒,以更增加存取效能。更详细来说,如上所述,在存储器晶粒中写入数据的过程包括数据传输(transfer)以及数据程序化(program)两个部分。交错模式(interleave?mode)就是在使用同一条数据输入输出总线传输数据的两个存储器晶粒中,利用其中一个存储器晶粒正执行数据程序化的期间传送数据给另一个存储器晶粒。

    值得一提的是,在本范例实施例中,当存储器管理电路204使用平行模式与交错模式写入数据时,存储器管理电路204会依据数据传输接口1110所提供的电源来决定是否限制同时作动的存储器晶粒的数目必须在预设门槛值内。具体来说,可复写式非易失性存储器储存装置100是由主机系统1000通过数据传输接口1110提供电源来运转。因此,在可复写式非易失性存储器储存装置100中可同时作动的存储器晶粒的数目会受限于数据传输接口1110种类的不同而随之不同。

    例如,在数据传输接口1110为符合USB?3.0规格的例子中,数据传输接口1110可提供900毫安培的电源。因此,在本范例实施例中,存储器管理电路204会以不限制同时作动的存储器晶粒的数目的模式来写入数据。在此,不限制同时作动的存储器晶粒的数目的模式也称为一般模式。

    例如,在数据传输接口1110为符合USB?2.0规格的例子中,数据传输接口1110仅可提供500毫安培(mA)的电源。因此,存储器管理电路204会将预设门槛值设定为12以限制同时作动的存储器晶粒的数目不大于12。也就是说,预设门槛值是根据数据传输接口1110的类型来设定。

    例如,在本发明一范例实施例中,存储器管理电路204是从主机接口206中接收一检测信号以识别数据传输接口1110的类型,并且依此设定此预设门槛值。具体来说,当连接器102连接至数据传输接口1110时,主机接口206会检测数据传输接口1110的类型并且存储器管理电路204可从主机接口206中读取此检测信号?;蛘?,在本发明另一范例实施例中,存储器管理电路204会检测数据传输接口1110与主机接口206之间的传输速度来识别数据传输接口1110是属于那个类型的接口,并且依此设定此预设门槛值。例如,存储器管理电路204包括一计时器(Timer)(未图示),并且由计时器的计时来测量一段时间内主机系统1000从缓冲存储器252中读取的数据量是否大于存储器管理电路204从存储器模组106中所读取的数据量,由此计算主机系统1000接收数据的速度与存储器模组106送出数据的速度。并且依据主机系统1000接收数据的速度是否接近或大于存储器模组106送出数据的速度来识别数据传输接口的种类。例如,在本范例实施例中,存储器模组106的存储器模组是分别经由8条数据输入输出总线来传输数据。每一数据输入输出总线的存储器模组的读取速度是每秒320百万位元比特(MegaBit),故存储器模组106的读取速度为每秒2560百万位元比特。在USB?2.0的速度为每秒480百万位元比特且USB?3.0的速度每秒5000百万位元比特下,倘若主机系统1000读取数据的速度接近或大于每秒2560百万位元比特时,则主机系统1000的数据传输接口1110应为USB?3.0。其中,在本范例实施例中,当主机系统1000读取数据的速度介于2060百万位元比特至3060百万位元比特之间时可被判定为接近,但亦也可由设计者以当时的之需求而定,不应以此为限。

    在此,限制同时作动的存储器晶粒的数目的模式也称为第一省电模式。

    在本范例实施例中,存储器管理电路204可记录哪些存储器晶粒正处于忙碌状态并且记录哪些存储器晶粒正处于传输状态。例如,存储器管理电路204会由一闲置-忙碌信号来得知此存储器晶粒是处于正在程序化数据的忙碌状态或未程序化数据的闲置状态。此外,存储器管理电路204会由一待命-传输信号来得知此存储器晶粒是处于正在传输数据的传输状态或未传输数据的待命状态。

    此外,在本发明范例实施例中,存储器管理电路204可建立与维护一忙碌状态清单与一传输状态清单来记录从闲置-忙碌信号与待命-传输信号所获得的信息。也就是说,当任一存储器晶??即τ诿β底刺?,存储器管理电路204会将此存储器晶粒的编号记录在忙碌状态清单中,并且当此存储器晶粒完成数据程序化(即,处于闲置状态)时,存储器管理电路204会将此存储器晶粒的编号从忙碌状态清单中移除。类似地,当任一存储器晶??即τ诖渥刺?,存储器管理电路204会将此存储器晶粒的编号记录在传输状态清单中,并且当此存储器晶粒完成数据传输(即,处于待命状态)时,存储器管理电路204会将此存储器晶粒的编号从传输状态清单中移除。

    图5是根据本发明第一范例实施例所图示的记录处于传输状态的存储器晶粒的流程图。

    请参照图5,程序400包括由步骤S401、S403与S405所组成的传输状态清单新增任务(Task)与由步骤S407、S409、S411与S413所组成的传输状态清单移除任务。传输状态清单新增任务与传输状态清单移除任务会由存储器管理电路204于适当时机来启动并执行,例如进入第一省电模式时执行。

    在传输状态清单新增任务中,首先,在步骤S401中存储器管理电路204会监控对应每一存储器晶粒的待命-传输信号,并且在步骤S403中存储器管理电路204会判断是否有任何存储器晶粒处于传输数据的传输状态。当有存储器晶粒处于传输状态时,在步骤S405中存储器管理电路204会将此存储器晶粒的编号记录在传输状态清单450中。

    在传输状态清单移除任务中,首先,在步骤S407中存储器管理电路204会依据传输状态清单判断是否有存储器晶粒处于传输状态。倘若有存储器晶粒处于传输状态时,在步骤S409中存储器管理电路204监控对应记录于传输状态清单中的存储器晶粒的待命-传输信号,并且在步骤S411中判断记录于传输状态清单中的存储器晶粒中是否有任何存储器晶粒处于已完成传输数据的待命状态。例如,存储器管理电路204会通过中断或轮询方式来获取对应每一存储器晶粒的待命-传输信号。当有存储器晶粒处于待命状态时,在步骤S413中存储器管理电路204会将此存储器晶粒的编号从传输状态清单450中移除。

    图6是根据本发明第一范例实施例所图示的记录处于忙碌状态的存储器晶粒的流程图。

    请参照图6,程序500包括由步骤S501、S503与S505所组成的忙碌状态清单新增任务与由步骤S507、S509、S511与S513所组成的忙碌状态清单移除任务。忙碌状态清单新增任务与忙碌状态清单移除任务会由存储器管理电路204在适当时机来启动并执行。

    在忙碌状态清单新增任务中,首先,在步骤S501中存储器管理电路204会监控对应每一存储器晶粒的闲置-忙碌信号,并且在步骤S503中存储器管理电路204会判断是否有任何存储器晶粒处于程序化数据的忙碌状态。当有存储器晶粒处于忙碌状态时,在步骤S505中存储器管理电路204会将此存储器晶粒的编号记录在忙碌状态清单460中。

    在忙碌状态清单移除任务中,首先,在步骤S507中存储器管理电路204会依据忙碌状态清单判断是否有存储器晶粒处于忙碌状态。倘若有存储器晶粒处于忙碌状态时,在步骤S509中存储器管理电路204监控对应记录于忙碌状态清单中的存储器晶粒的闲置-忙碌信号,并且在步骤S511中判断记录于忙碌状态清单中的存储器晶粒中是否有任何存储器晶粒处于已完成程序化数据的闲置状态。例如,存储器管理电路204会通过中断或轮询方式来获取对应每一存储器晶粒的闲置-忙碌信号。当有存储器晶粒处于闲置状态时,在步骤S513中存储器管理电路204会将此存储器晶粒的编号从忙碌状态清单460中移除。

    在第一省电模式中,每当可复写式非易失性存储器控制器104欲将主机系统1000所写入的数据写入至存储器模组106的存储器晶粒时,存储器管理电路204会依据忙碌状态清单460与传输状态清单450计算在存储器模组106中目前正处于作动(即,处于忙碌状态或传输状态)的存储器晶粒的数目。特别是,仅当在存储器模组106中目前正处于作动的存储器晶粒的数目小于预设门槛值时,存储器管理电路204才会将数据写入至对应的存储器晶粒。反之,当在存储器模组106中目前正处于作动的存储器晶粒的数目非小于预设门槛值时,存储器管理电路204会等待并持续监控对应存储器晶粒的闲置-忙碌信号与待命-传输信号(如图5与图6所示的程序)。

    图7是根据本发明第一范例实施例所图示在第一省电模式中的数据写入的流程图。

    请参照图7,当可复写式非易失性存储器控制器104欲将主机系统1000所写入的数据写入至存储器模组106的存储器晶粒时,在步骤S601中存储器管理电路204会依据传输状态清单450来计算处于传输状态的存储器晶粒的数目,并且在步骤S603中存储器管理电路204会依据忙碌状态清单460来计算处于忙碌状态的存储器晶粒的数目。

    之后,在步骤S605中存储器管理电路204会加总处于传输状态的存储器晶粒的数目与处于忙碌状态的存储器晶粒的数目以获得在存储器模组106中目前正处于作动的存储器晶粒的数目。

    然后,在步骤S607中存储器管理电路204会判断在存储器模组106中目前正处于作动的存储器晶粒的数目是否小于预设门槛值。倘若目前正处于作动的存储器晶粒的数目小于预设门槛值时,则在步骤S609中存储器管理电路204将数据写入至对应的存储器晶粒中。反之,步骤S607会被执行。

    值得一提的是,在本范例实施例的第一省电模式中,存储器管理电路204是根据在存储器模组106中目前正处于作动的存储器晶粒的数目来决定是否将数据写入至对应的存储器晶粒中。然而,在本发明另一范例实施例中,存储器管理电路204也可将存储器单元200-0~200-7分组为数个存储器单元群,并且同一时间仅允许写入数据至其中一个存储器单元群的存储器晶粒中。在此,分组为同一存储器单元群的存储器单元的数目是根据硬件线路的设计及数据传输接口能提供的最低电源来设定。

    例如,存储器管理电路204也可将存储器单元200-0~200-1分组第1存储器单元群,将存储器单元200-2~200-3分组第2存储器单元群,将存储器单元200-4~200-5分组第3存储器单元群,并且将存储器单元200-6~200-7分组第4存储器单元群。当需将多笔数据写入至存储器单元200-0~200-7时,存储器管理电路204会先将对应的数据传输至存储器单元200-0~200-1。然后,待存储器单元200-0~200-1完成写入时,再将对应的数据传输至存储器单元200-2~200-3。在存储器单元200-2~200-3完成写入之后,再将对应的数据传输至存储器单元200-4~200-5。最后,在存储器单元200-4~200-4完成写入之后,再将对应的数据传输至存储器单元200-6~200-7?;?,可避免存储器单元200-0~200-7同时运作。

    第二范例实施例

    本发明第二范例实施例的可复写式非易失性存储器储存装置与主机系统的硬件结构本质上是相同于第一范例实施例的可复写式非易失性存储器储存装置与主机系统的硬件结构。以下将配合图2A、图3与图4并且仅针对差异部分来描述第二范例实施例。

    类似第一范例实施例,在本范例实施例中,存储器管理电路204的程序码会由微处理器单元来执行以完成数据写入机制与存储器管理机制。第一范例实施例与第二范例实施例的不同之处在于,在第一范例实施例的第一省电模式中,存储器管理电路204会判断目前同时作动的存储器晶粒的数目来决定是否立即开始写入数据。而在第二范例实施例的第一省电模式中,存储器管理电路204会关闭交错模式来限制同时作动的存储器晶粒的数目。

    具体来说,存储器管理电路204会从主机接口206中接收一检测信号以识别数据传输接口1110的类型。特别是,当数据传输接口1110是属于仅能提供较低电源的传输接口(例如USB?2.0)时,存储器管理电路204不会使用交错模式来写入数据以避免可复写式非易失性存储器储存装置100的耗电超过数据传输接口1110所能提供的电源。例如,在本范例实施例中,在不使用交错模式下,存储器管理电路204使用平行模式写入数据时,同时作动的存储器晶粒的数目最多为8。

    图8是根据本发明第二范例实施例所图示的数据写入的流程图。

    请参照图8,当可复写式非易失性存储器控制器104欲将主机系统1000所写入的数据写入至存储器模组106的存储器晶粒时,在步骤S701中存储器管理电路204会从主机接口206中接收检测信号以识别数据传输接口1110的类型。

    然后,在步骤S703存储器管理电路204会判断数据传输接口1110是否为相容于能够提供足够电源的第一接口(例如,USB?3.0)。

    倘若数据传输接口1110为相容于能够提供足够电源的第一接口时,则在步骤S?705中存储器管理电路204会以交错模式来写入数据。

    倘若数据传输接口1110为不相容于能够提供足够电源的第一接口(即,数据传输接口1110为相容于不能够提供足够电源的第二接口(例如,USB?2.0))时,则在步骤S707中存储器管理电路204会关闭交错模式而不使用交错模式来写入数据。

    第三范例实施例

    图9是根据本发明第三范例实施例所图示的可复写式非易失性存储器储存装置的概要方块图。

    请参照图9,可复写式非易失性存储器储存装置800包括连接器102、可复写式非易失性存储器控制器804与存储器模组106。

    可复写式非易失性存储器控制器804会执行以硬件形式或固体形式实作的多个逻辑门或控制指令,并且根据主机系统1000的指令在存储器模组106中进行数据的写入、读取与抹除等运作。

    可复写式非易失性存储器控制器804包括存储器管理电路814、主机接口206、可复写式非易失性存储器接口208、缓冲存储器252、错误校正电路256与电源管理电路854。

    存储器管理电路814用以控制可复写式非易失性存储器控制器804的整体运作。具体来说,存储器管理电路814具有多个控制指令,并且在可复写式非易失性存储器储存装置800运作时,这些控制指令会被执行以在存储器模组106中进行数据的写入、读取与抹除等运作。

    在第三范例实施例中,类似于第一范例实施例的存储器管理电路204,存储器管理电路814可以一固体形式、程序码形式或一硬件形式来实作。

    电源管理电路854是电性连接至存储器管理电路204并且用以控制可复写式非易失性存储器储存装置100的电源。电源管理电路854包括锁相回路862,用以产生用于可复写式非易失性存储器控制器804与存储器模组106的运作频率。也就是说,可复写式非易失性存储器控制器804与存储器模组106会依据锁相回路862所产生的运作频率来作动。

    在第三范例实施例中,电源管理电路854会识别主机系统1000的数据传输接口1110的规格,并且锁相回路862会根据数据传输接口1110的规格产生不同的运作频率。例如,电源管理电路854是从主机接口206中接收到检测信号以识别数据传输接口1110的类型。

    具体来说,由于存储器管理电路814会使用上述平行模式(parallel?mode)与交错模式(interleave?mode)来存取存储器模组106,以提升存取的速度。然而,数据传输接口1110所能提供的电源可能会不足,而造成写入失败。例如,在同时使用平行模式(parallel?mode)与交错模式(interleave?mode)时,存储器模组106的所有存储器晶??赡芑嵬钡卦俗?。然而,倘若数据传输接口1110所能提供的电源不足以让存储器模组106的所有存储器晶粒同时地运作时,存储器管理电路814写入至存储器模组106的数据就可能会发生错误。

    在第三范例实施例中,当数据传输接口1110无法提供足够的电流时,锁相回路862会产生较低的运作频率,以使可复写式非易失性存储器控制器804与存储器模组106能够稳定地运作。具体来说,由于电流为某一单位时间所通过的电荷量(即,I=Q/T),因此,电流与频率成正比。而电流是与功率成正比,因此可推知频率与功率成正比?;?,使用较低频率运作下,是较为省电。

    例如,如上所述,在数据传输接口1110为符合USB?3.0规格的例子中,数据传输接口1110可提供900毫安培的电源。因此,在第三范例实施例中,电源管理电路854的锁相回路862会产生第一运作频率(例如,125MHz),以供可复写式非易失性存储器控制器804与存储器模组106来使用。

    例如,在数据传输接口1110为符合USB?2.0规格的例子中,数据传输接口1110仅可提供500毫安培的电源。因此,在第三范例实施例中,电源管理电路854的锁相回路862会产生第二运作频率(例如,60MHz),以供可复写式非易失性存储器控制器804与存储器模组106来使用。在此,使可复写式非易失性存储器控制器804与存储器模组106在第二运作频率下运转的模式称为第二省电模式。

    基此,无论数据传输接口1110为符合USB?2.0规格或USB?3.0规格,可复写式非易失性存储器控制器804与存储器模组106皆能够稳定地运作。

    图10是根据本发明第三范例实施例所图示的数据写入的流程图。

    请参照图10,当可复写式非易失性存储器储存装置800电性连接至主机系统1000时,在步骤S901中,可复写式非易失性存储器控制器104的电源管理电路854会从主机接口206中接收到检测信号以识别数据传输接口1110的类型。

    然后,在步骤S903中,电源管理电路854会判断数据传输接口1110是否为相容于能够提供足够电源的第一接口(例如,USB?3.0)。

    倘若数据传输接口1110为相容于能够提供足够电源的第一接口(例如,USB?3.0)时,则在步骤S905中,锁相回路862会产生第一运作频率给存储器管理电路814与存储器模组106。然后,在步骤S907中,存储器管理电路814会在第一运作频率下将主机系统欲写入的数据写入至存储器模组106。

    倘若数据传输接口1110为不相容于能够提供足够电源的第一接口(即,数据传输接口1110为相容于不能够提供足够电源的第二接口(例如,USB?2.0))时,则在步骤S909中,锁相回路862会产生第二运作频率给存储器管理电路814与存储器模组106。然后,在步骤S911中,存储器管理电路814会在第二运作频率下将主机系统欲写入的数据写入至存储器模组106。

    综上所述,本发明范例实施例的数据写入方法是根据主机系统的数据传输接口的类型来使用一般模式或省电模式来写入数据?;?,可在数据传输接口无法提供足够电源时限制同时作动的存储器晶粒的数目,由此避免在使用平行模式与交错模式提升数据写入速度的状态下可能造成的系统不稳定。

    虽然本发明已以实施例揭示如上,但其并非用以限定本发明,任何所属技术领域技术人员,在不脱离本发明的精神和范围内,可作任意改动与等同替换,故本发明的?;し段вΦ币员痉⒚魅ɡ笫樗缍ǖ姆段?。

    关于本文
    本文标题:数据写入方法、可复写式非易失性存储器控制器及系统.pdf
    链接地址://www.4mum.com.cn/p-5866116.html
    关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们

    [email protected] 2017-2018 www.4mum.com.cn网站版权所有
    经营许可证编号:粤ICP备17046363号-1 
     


    收起
    展开
  • 四川郎酒股份有限公司获第十二届人民企业社会责任奖年度环保奖 2019-05-13
  • 银保监会新规剑指大企业多头融资和过度融资 2019-05-12
  • 韩国再提4国联合申办世界杯 中国网友无视:我们自己来 2019-05-11
  • 中国人为什么一定要买房? 2019-05-11
  • 十九大精神进校园:风正扬帆当有为 勇做时代弄潮儿 2019-05-10
  • 粽叶飘香幸福邻里——廊坊市举办“我们的节日·端午”主题活动 2019-05-09
  • 太原设禁鸣路段 设备在测试中 2019-05-09
  • 拜耳医药保健有限公司获第十二届人民企业社会责任奖年度企业奖 2019-05-08
  • “港独”没出路!“梁天琦们”该醒醒了 2019-05-07
  • 陈卫平:中国文化内涵包含三方面 文化复兴表现在其中 2019-05-06
  • 人民日报客户端辟谣:“合成军装照”产品请放心使用 2019-05-05
  • 【十九大·理论新视野】为什么要“建设现代化经济体系”?   2019-05-04
  • 聚焦2017年乌鲁木齐市老城区改造提升工程 2019-05-04
  • 【专家谈】上合组织——构建区域命运共同体的有力实践者 2019-05-03
  • 【华商侃车NO.192】 亲!楼市火爆,别忘了买车位啊! 2019-05-03
  • 北京pk10六码稳赢技巧 幸运赛车每天稳赚技巧 500元 倍投方案 稳赚pk10 pk10赛车计划免费版 包胆怎么看号 江苏快三计划软件手机版 北京pk10如何杀一码 重庆时时五星龙虎和 广东快乐十分重号稳赚 北京pk10五码稳定计划 重庆三星走势图 11选5稳赚的方案 算下期平码公式 五星定位胆稳赚技巧公式分享 山东时时开奖号码走势图表大全 微信猜单双