• 四川郎酒股份有限公司获第十二届人民企业社会责任奖年度环保奖 2019-05-13
  • 银保监会新规剑指大企业多头融资和过度融资 2019-05-12
  • 韩国再提4国联合申办世界杯 中国网友无视:我们自己来 2019-05-11
  • 中国人为什么一定要买房? 2019-05-11
  • 十九大精神进校园:风正扬帆当有为 勇做时代弄潮儿 2019-05-10
  • 粽叶飘香幸福邻里——廊坊市举办“我们的节日·端午”主题活动 2019-05-09
  • 太原设禁鸣路段 设备在测试中 2019-05-09
  • 拜耳医药保健有限公司获第十二届人民企业社会责任奖年度企业奖 2019-05-08
  • “港独”没出路!“梁天琦们”该醒醒了 2019-05-07
  • 陈卫平:中国文化内涵包含三方面 文化复兴表现在其中 2019-05-06
  • 人民日报客户端辟谣:“合成军装照”产品请放心使用 2019-05-05
  • 【十九大·理论新视野】为什么要“建设现代化经济体系”?   2019-05-04
  • 聚焦2017年乌鲁木齐市老城区改造提升工程 2019-05-04
  • 【专家谈】上合组织——构建区域命运共同体的有力实践者 2019-05-03
  • 【华商侃车NO.192】 亲!楼市火爆,别忘了买车位啊! 2019-05-03
    • / 89
    • 下载费用:30 金币  

    重庆时时彩2012年数据: 输出电路及数字模拟电路以及显示装置.pdf

    关 键 词:
    输出 电路 数字 模拟 以及 显示装置
      专利查询网所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
    摘要
    申请专利号:

    CN201110263413.5

    申请日:

    2005.12.16

    公开号:

    CN102361457A

    公开日:

    2012.02.22

    当前法律状态:

    撤回

    有效性:

    无权

    法律详情: 发明专利申请公布后的视为撤回IPC(主分类):H03M 1/34申请公布日:20120222|||实质审查的生效IPC(主分类):H03M 1/34申请日:20051216|||公开
    IPC分类号: H03M1/34; G02F1/133; G09G3/20; G09G3/36 主分类号: H03M1/34
    申请人: 日本电气株式会社
    发明人: 土弘; 石井顺一郎
    地址: 日本东京都
    优先权: 2004.12.16 JP 2004-364953; 2005.03.28 JP 2005-092651
    专利代理机构: 中科专利商标代理有限责任公司 11021 代理人: 汪惠民
    PDF完整版下载: PDF下载
    法律状态
    申请(专利)号:

    CN201110263413.5

    授权公告号:

    ||||||

    法律状态公告日:

    2014.07.30|||2012.04.04|||2012.02.22

    法律状态类型:

    发明专利申请公布后的视为撤回|||实质审查的生效|||公开

    摘要

    本发明提供一种输出电路、数字模拟变换电路以及显示装置,其中备有:选择电路(12),其输入电压值互不相同的m个参考电压,根据选择信号,选择并输出2个电压;放大器(13),其从2个输入端子(T1、T2)输入从选择电路12输出的2个参考电压,输出根据2个输入端子电压V(T1)、V(T2)并以规定的比内插过的输出电压?;蛘?,也可以是选择电路(12)顺次输出所选择的2个电压,放大器(13)输出顺次输入2个电压并内插过的输出电压。这样,可以削减所需的输入电压数,同时削减晶体管数以达到节省面积化。

    权利要求书

    1: 一种数字模拟变换电路, 其特征在于, 包括 : 选择电路, 其输入电压值互不相同的 m 个参考电压, 将通过数据输入端子输入的 2K 位 数字数据信号作为选择信号, 从所述 m 个参考电压中选择 2 个相同或不同的参考电压并输 出到第 1、 第 2 端子, 其中 m = 2K, K 为 2 以上的正整数 ; 和 放大电路, 其输入供给到所述第 1、 第 2 端子的电压, 从输出端子输出以 1 ∶ 2 或 2 ∶ 1 的内分比内分了所述第 1、 第 2 端子的电压而成的电压 ; K 将所述第 1 至第 2 参考电压分别设为 : 等间隔的第 1 至第 4K 电平的电压之中的第 {1+ a1×4(K-1)+a2×4(K-2)+a3×4(K-3)+… +aK×4(K-K)} 电平, 式中 a1、 a2、 a3、…、 aK 取 0 或 3, 根据所输入的由至少 2K 位构成的所述数字数据信号, 从所述输出端子输出从所述第 1 K K 电平到第 4 电平为止的共计 4 个互不相同电平的电压中的一个电压。
    2: 根据权利要求 1 所述的数字模拟变换电路, 其特征在于, 从所述输出端子输出的所 K 述 4 个电压是均等间隔的电压。
    3: 根据权利要求 1 所述的数字模拟变换电路, 其特征在于, 所述 m 为 4, 所述 K 为 2, 所 述选择电路输入电压值互不相同的第 1 至第 4 参考电压 (A、 B、 C、 D), 根据所述选择信号, 向 所述第 1、 第 2 端子供给 第 1、 第 1 参考电压 (A、 A)、 第 1、 第 2 参考电压 (A、 B)、 第 2、 第 1 参考电压 (B、 A)、 第 2、 第 2 参考电压 (B、 B)、 第 1、 第 3 参考电压 (A、 C)、 第 1、 第 4 参考电压 (A、 D)、 第 2、 第 3 参考电压 (B、 C)、 第 2、 第 4 参考电压 (B、 D)、 第 3、 第 1 参考电压 (C、 A)、 第 3、 第 2 参考电压 (C、 B)、 第 4、 第 1 参考电压 (D、 A)、 第 4、 第 2 参考电压 (D、 B)、 第 3、 第 3 参考电压 (C、 C)、 第 3、 第 4 参考电压 (C、 D)、 第 4、 第 3 参考电压 (D、 C)、 第 4、 第 4 参考电压 (D、 D) 中的任一对, 从所述输出端子最大能够输出 42 个互不相同的 电压电平。
    4: 根据权利要求 3 所述的数字模拟变换电路, 其特征在于, 所述选择电路构成为根据成为所述选择信号的第 1 至第 4 信号的共计 4 位, 选择所述 第 1 至第 4 参考电压, 并输出到所述第 1、 第 2 端子 ; 具有多个开关, 其控制所述第 1 至第 4 参考电压的供给端子的每一个与所述第 1、 第2 端子的每一个之间的连接 ; 所述第 1 参考电压的供给端子经由分别向控制端子输入所述第 2 信号的互补信号与所 述第 4 信号的互补信号的 2 个开关, 而与所述第 1 端子连接 ; 2 所述第 1 参考电压的供给端子经由分别向控制端子输入所述第 1 信号的互补信号与所 述第 3 信号的互补信号的 2 个开关, 而与所述第 2 端子连接 ; 所述第 2 参考电压的供给端子经由分别向控制端子输入所述第 2 信号与所述第 4 信号 的互补信号的 2 个开关, 而与所述第 1 端子连接 ; 所述第 2 参考电压的供给端子经由分别向控制端子输入所述第 1 信号与所述第 3 信号 的互补信号的 2 个开关, 而与所述第 2 端子连接 ; 所述第 3 参考电压的供给端子经由分别向控制端子输入所述第 2 信号的互补信号与所 述第 4 信号的 2 个开关, 而与所述第 1 端子连接 ; 所述第 3 参考电压的供给端子经由分别向控制端子输入所述第 1 信号的互补信号与所 述第 3 信号的 2 个开关, 而与所述第 2 端子连接 ; 所述第 4 参考电压的供给端子经由分别向控制端子输入所述第 2 信号与所述第 4 信号 的 2 个开关, 而与所述第 1 端子连接 ; 所述第 4 参考电压的供给端子经由分别向控制端子输入所述第 1 信号与所述第 3 信号 的 2 个开关, 而与所述第 2 端子连接。
    5: 根据权利要求 3 所述的数字模拟变换电路, 其特征在于, 所述选择电路构成为根据 成为所述选择信号的第 1 至第 4 信号的共计 4 位, 选择所述第 1 至第 4 参考电压, 并输出到 所述第 1、 第 2 端子 ; 其中备有 : 第 1 及第 2 开关, 其连接在所述第 1 端子与所述第 1 参考电压的供给端子之间, 并将所 述第 2 信号的互补信号与所述第 4 信号的互补信号分别输入到控制端子 ; 第 3 及第 4 开关, 其连接在所述第 2 端子与所述第 1 参考电压的供给端子之间, 并将所 述第 1 信号的互补信号与所述第 3 信号的互补信号分别输入到控制端子 ; 第 5 及第 6 开关, 其连接在所述第 1 端子与所述第 2 参考电压的供给端子之间, 并将所 述第 2 信号与所述第 4 信号的互补信号分别输入到控制端子 ; 第 7 及第 8 开关, 其连接在所述第 2 端子与所述第 2 参考电压的供给端子之间, 并将所 述第 1 信号与所述第 3 信号的互补信号分别输入到控制端子 ; 第 9 开关, 其连接在所述第 1 及第 2 开关的连接点与所述第 3 参考电压的供给端子之 间, 并将所述第 4 信号输入到控制端子 ; 第 10 开关, 其连接在所述第 3 及第 4 开关的连接点与所述第 3 参考电压的供给端子之 间, 并将所述第 3 信号输入到控制端子 ; 第 11 开关, 其连接在所述第 5 及第 6 开关的连接点与所述第 4 参考电压的供给端子之 间, 并将所述第 4 信号输入到控制端子 ; 第 12 开关, 其连接在所述第 7 及第 8 开关的连接点与所述第 4 参考电压的供给端子之 间, 并将所述第 3 信号输入到控制端子。
    6: 根据权利要求 3 所述的数字模拟变换电路, 其特征在于, 所述选择电路构成为根据 成为所述选择信号的第 1 至第 4 信号的共计 4 位, 选择所述第 1 至第 4 参考电压, 并输出到 所述第 1、 第 2 端子 ; 其中备有 : 第 1 及第 2 开关, 其连接在所述第 1 参考电压的供给端子与所述第 1 端子之间, 并将所 述第 2 信号的互补信号与所述第 4 信号的互补信号分别输入到控制端子 ; 并将所 第 3 及第 4 开关, 其连接在所述第 1 参考电压的供给端子与所述第 2 端子之间, 3 述第 1 信号的互补信号与所述第 3 信号的互补信号分别输入到控制端子 ; 第 5 开关, 其连接在所述第 2 参考电压的供给端子与所述第 1 及第 2 开关的连接点之 间, 并将所述第 2 信号输入到控制端子 ; 第 6 开关, 其连接在所述第 2 参考电压的供给端子与所述第 3 及第 4 开关的连接点之 间, 并将所述第 1 信号输入到控制端子 ; 第 7 及第 8 开关, 其连接在所述第 3 参考电压的供给端子与所述第 1 端子之间, 并将所 述第 2 信号的互补信号与所述第 4 信号分别输入到控制端子 ; 第 9 及第 10 开关, 其连接在所述第 3 参考电压的供给端子与所述第 2 端子之间, 并将 所述第 1 信号的互补信号与所述第 3 信号分别输入到控制端子 ; 第 11 开关, 其连接在所述第 4 参考电压的供给端子与所述第 7 及第 8 开关的连接点之 间, 并将所述第 2 信号输入到控制端子 ; 第 12 开关, 其连接在所述第 4 参考电压的供给端子与所述第 9 及第 10 开关的连接点 之间, 并将所述第 1 信号输入到控制端子。
    7: 根据权利要求 3 所述的数字模拟变换电路, 其特征在于, 所述第 1、 第 2 端子的一方输入电压的 2 倍电压与所述第 1、 第 2 端子的另一方输入电 压之和是所述输出电压的 3 倍的关系, 将所述第 1 至第 4 参考电压分别设为等间隔的第 1 至第 16 电平的电压中的第 1、 第 4、 第 13、 第 16 电平, 在所述选择电路中, 输出以选择所述第 1、 第 1 参考电压 (A、 A) 的对而获得的输出电压 和选择所述第 4、 第 4 参考电压 (D、 D) 的对而获得的输出电压为两端的共计 16 个电平的电 压。
    8: 根据权利要求 1 所述的数字模拟变换电路, 其特征在于, 所述 m 为 8, 所述 K 为 3, 所 述选择电路输入电压值互不相同的第 1 至第 8 参考电压 (A、 B、 C、 D、 E、 F、 G、 H), 根据所述选 择信号, 向所述第 1、 第 2 端子供给 第 1、 第 1 参考电压 (A、 A)、 第 1、 第 2 参考电压 (A、 B)、 第 2、 第 1 参考电压 (B、 A)、 第 2、 第 2 参考电压 (B、 B)、 第 1、 第 3 参考电压 (A、 C)、 第 1、 第 4 参考电压 (A、 D)、 第 2、 第 3 参考电压 (B、 C)、 第 2、 第 4 参考电压 (B、 D)、 第 3、 第 1 参考电压 (C、 A)、 第 3、 第 2 参考电压 (C、 B)、 第 4、 第 1 参考电压 (D、 A)、 第 4、 第 2 参考电压 (D、 B)、 第 3、 第 3 参考电压 (C、 C)、 第 3、 第 4 参考电压 (C、 D)、 第 4、 第 3 参考电压 (D、 C)、 4 第 4、 第 4 参考电压 (D、 D)、 第 1、 第 5 参考电压 (A、 E)、 第 1、 第 6 参考电压 (A、 F)、 第 2、 第 5 参考电压 (B、 E)、 第 2、 第 6 参考电压 (B、 F)、 第 1、 第 7 参考电压 (A、 G)、 第 1、 第 8 参考电压 (A、 H)、 第 2、 第 7 参考电压 (B、 G)、 第 2、 第 8 参考电压 (B、 H)、 第 3、 第 5 参考电压 (C、 E)、 第 3、 第 6 参考电压 (C、 F)、 第 4、 第 5 参考电压 (D、 E)、 第 4、 第 6 参考电压 (D、 F)、 第 3、 第 7 参考电压 (C、 G)、 第 3、 第 8 参考电压 (C、 H)、 第 4、 第 7 参考电压 (D、 G)、 第 4、 第 8 参考电压 (D、 H)、 第 5、 第 1 参考电压 (E、 A)、 第 5、 第 2 参考电压 (E、 B)、 第 6、 第 1 参考电压 (F、 A)、 第 6、 第 2 参考电压 (F、 B)、 第 5、 第 3 参考电压 (E、 C)、 第 5、 第 4 参考电压 (E、 D)、 第 6、 第 3 参考电压 (F、 C)、 第 6、 第 4 参考电压 (F、 D)、 第 7、 第 1 参考电压 (G、 A)、 第 7、 第 2 参考电压 (G、 B)、 第 8、 第 1 参考电压 (H、 A)、 第 8、 第 2 参考电压 (H、 B)、 第 7、 第 3 参考电压 (G、 C)、 第 7、 第 4 参考电压 (G、 D)、 第 8、 第 3 参考电压 (H、 C)、 第 8、 第 4 参考电压 (H、 D)、 第 5、 第 5 参考电压 (E、 E)、 第 5、 第 6 参考电压 (E、 F)、 第 6、 第 5 参考电压 (F、 E)、 第 6、 第 6 参考电压 (F、 F)、 第 5、 第 7 参考电压 (E、 G)、 第 5、 第 8 参考电压 (E、 H)、 5 第 6、 第 7 参考电压 (F、 G)、 第 6、 第 8 参考电压 (F、 H)、 第 7、 第 5 参考电压 (G、 E)、 第 7、 第 6 参考电压 (G、 F)、 第 8、 第 5 参考电压 (H、 E)、 第 8、 第 6 参考电压 (H、 F)、 第 7、 第 7 参考电压 (G、 G)、 第 7、 第 8 参考电压 (G、 H)、 第 8、 第 7 参考电压 (H、 G)、 第 8、 第 8 参考电压 (H、 H) 中的任一对, 从所述输出端子最大能够输出 43 个互不相同的 电压电平。
    9: 根据权利要求 8 所述的数字模拟变换电路, 其特征在于, 所述选择电路构成为根据 成为所述选择信号的第 1 至第 6 信号的共计 6 位, 选择所述第 1 至第 8 参考电压, 并输出到 所述第 1、 第 2 端子 ; 具有多个开关, 其控制所述第 1 至第 8 参考电压的供给端子的每一个与所述第 1、 第2 端子的每一个之间的连接 ; 所述第 1 参考电压的供给端子经由分别向控制端子输入所述第 2 信号的互补信号、 所 述第 4 信号的互补信号与所述第 6 信号的互补信号的 3 个开关, 而与所述第 1 端子连接 ; 所述第 1 参考电压的供给端子经由分别向控制端子输入所述第 1 信号的互补信号、 所 述第 3 信号的互补信号与所述第 5 信号的互补信号的 3 个开关, 而与所述第 2 端子连接 ; 所述第 2 参考电压的供给端子经由分别向控制端子输入所述第 2 信号、 所述第 4 信号 的互补信号与所述第 6 信号的互补信号的 3 个开关, 而与所述第 1 端子连接 ; 所述第 2 参考电压的供给端子经由分别向控制端子输入所述第 1 信号、 所述第 3 信号 的互补信号与所述第 5 信号的互补信号的 3 个开关, 而与所述第 2 端子连接 ; 所述第 3 参考电压的供给端子经由分别向控制端子输入所述第 2 信号的互补信号、 所 述第 4 信号与所述第 6 信号的互补信号的 3 个开关, 而与所述第 1 端子连接 ; 所述第 3 参考电压的供给端子经由分别向控制端子输入所述第 1 信号的互补信号、 所 述第 3 信号与所述第 5 信号的互补信号的 3 个开关, 而与所述第 2 端子连接 ; 所述第 4 参考电压的供给端子经由分别向控制端子输入所述第 2 信号、 所述第 4 信号 与所述第 6 信号的互补信号的 3 个开关, 而与所述第 1 端子连接 ; 所述第 4 参考电压的供给端子经由分别向控制端子输入所述第 1 信号、 所述第 3 信号 与所述第 5 信号的互补信号的 3 个开关, 而与所述第 2 端子连接 ; 所述第 5 参考电压的供给端子经由分别向控制端子输入所述第 2 信号的互补信号、 所 述第 4 信号的互补信号与所述第 6 信号的 3 个开关, 而与所述第 1 端子连接 ; 所述第 5 参考电压的供给端子经由分别向控制端子输入所述第 1 信号的互补信号、 所 述第 3 信号的互补信号与所述第 5 信号的 3 个开关, 而与所述第 2 端子连接 ; 所述第 6 参考电压的供给端子经由分别向控制端子输入所述第 2 信号、 所述第 4 信号 的互补信号与所述第 6 信号的 3 个开关, 而与所述第 1 端子连接 ; 所述第 6 参考电压的供给端子经由分别向控制端子输入所述第 1 信号、 所述第 3 信号 6 的互补信号与所述第 5 信号的 3 个开关, 而与所述第 2 端子连接 ; 所述第 7 参考电压的供给端子经由分别向控制端子输入所述第 2 信号的互补信号、 所 述第 4 信号与所述第 6 信号的 3 个开关, 而与所述第 1 端子连接 ; 所述第 7 参考电压的供给端子经由分别向控制端子输入所述第 1 信号的互补信号、 所 述第 3 信号与所述第 5 信号的 3 个开关, 而与所述第 2 端子连接 ; 所述第 8 参考电压的供给端子经由分别向控制端子输入所述第 2 信号、 所述第 4 信号 与所述第 6 信号的 3 个开关, 而与所述第 1 端子连接 ; 所述第 8 参考电压的供给端子经由分别向控制端子输入所述第 1 信号、 所述第 3 信号 与所述第 5 信号的 3 个开关, 而与所述第 2 端子连接。
    10: 根据权利要求 8 所述的数字模拟变换电路, 其特征在于, 所述选择电路构成为根据 成为所述选择信号的第 1 至第 6 信号的共计 6 位, 选择所述第 1 至第 8 参考电压, 并输出到 所述第 1、 第 2 端子 ; 其中具有 : 第 1 至第 3 开关, 其连接在所述第 1 参考电压的供给端子与所述第 1 端子之间, 分别向 控制端子输入所述第 2 信号的互补信号、 所述第 4 信号的互补信号与所述第 6 信号的互补 信号 ; 第 4 至第 6 开关, 其连接在所述第 1 参考电压的供给端子与所述第 2 端子之间, 分别向 控制端子输入所述第 1 信号的互补信号、 所述第 3 信号的互补信号与所述第 5 信号的互补 信号 ; 第 7 至第 9 开关, 其连接在所述第 2 参考电压的供给端子与所述第 1 端子之间, 分别向 控制端子输入所述第 2 信号、 所述第 4 信号的互补信号与所述第 6 信号的互补信号 ; 第 10 至第 12 开关, 其连接在所述第 2 参考电压的供给端子与所述第 2 端子之间, 分别 向控制端子输入所述第 1 信号、 所述第 3 信号的互补信号与所述第 5 信号的互补信号 ; 第 13 至第 15 开关, 其连接在所述第 3 参考电压的供给端子与所述第 1 端子之间, 分别 向控制端子输入所述第 2 信号的互补信号、 所述第 4 信号与所述第 6 信号的互补信号 ; 第 16 至第 18 开关, 其连接在所述第 3 参考电压的供给端子与所述第 2 端子之间, 分别 向控制端子输入所述第 1 信号的互补信号、 所述第 3 信号与所述第 5 信号的互补信号 ; 第 19 至第 21 开关, 其连接在所述第 4 参考电压的供给端子与所述第 1 端子之间, 分别 向控制端子输入所述第 2 信号、 所述第 4 信号与所述第 6 信号的互补信号 ; 第 22 至第 24 开关, 其连接在所述第 4 参考电压的供给端子与所述第 2 端子之间, 分别 向控制端子输入所述第 1 信号、 所述第 3 信号与所述第 5 信号的互补信号 ; 第 25 至第 27 开关, 其连接在所述第 5 参考电压的供给端子与所述第 1 端子之间, 分别 向控制端子输入所述第 2 信号的互补信号、 所述第 4 信号的互补信号与所述第 6 信号 ; 第 28 至第 30 开关, 其连接在所述第 5 参考电压的供给端子与所述第 2 端子之间, 分别 向控制端子输入所述第 1 信号的互补信号、 所述第 3 信号的互补信号与所述第 5 信号 ; 第 31 至第 33 开关, 其连接在所述第 6 参考电压的供给端子与所述第 1 端子之间, 分别 向控制端子输入所述第 2 信号、 所述第 4 信号的互补信号与所述第 6 信号 ; 第 34 至第 36 开关, 其连接在所述第 6 参考电压的供给端子与所述第 2 端子之间, 分别 向控制端子输入所述第 1 信号、 所述第 3 信号的互补信号与所述第 5 信号 ; 第 37 至第 39 开关, 其连接在所述第 7 参考电压的供给端子与所述第 1 端子之间, 分别 7 向控制端子输入所述第 2 信号的互补信号、 所述第 4 信号与所述第 6 信号 ; 第 40 至第 42 开关, 其连接在所述第 7 参考电压的供给端子与所述第 2 端子之间, 分别 向控制端子输入所述第 1 信号的互补信号、 所述第 3 信号与所述第 5 信号 ; 第 43 至第 45 开关, 其连接在所述第 8 参考电压的供给端子与所述第 1 端子之间, 分别 向控制端子输入所述第 2 信号、 所述第 4 信号与所述第 6 信号 ; 第 46 至第 48 开关, 其连接在所述第 8 参考电压的供给端子与所述第 2 端子之间, 分别 向控制端子输入所述第 1 信号、 所述第 3 信号与所述第 5 信号 ; 关于将所述第 3 信号的互补信号共同输入到控制端子的开关, (a01) 所述第 5 及第 11 开关共有 1 个开关或由 2 个开关构成 ; (a02) 所述第 29 及第 35 开关共有 1 个开关或由 2 个开关构成 ; 关于将所述第 3 信号共同输入到控制端子的开关, (a03) 所述第 17 及第 23 开关共有 1 个开关或由 2 个开关构成 ; (a04) 所述第 41 及第 47 开关共有 1 个开关或由 2 个开关构成 ; 关于将所述第 4 信号共同输入到控制端子的开关, (a05) 所述第 14 及第 20 开关共有 1 个开关或由 2 个开关构成 ; (a06) 所述第 38 及第 44 开关共有 1 个开关或由 2 个开关构成 ; 关于将所述第 4 信号的互补信号共同输入到控制端子的开关, (a07) 所述第 2 及第 8 开关共有 1 个开关或由 2 个开关构成 ; (a08) 所述第 26 及第 32 开关共有 1 个开关或由 2 个开关构成 ; 关于将所述第 5 信号的互补信号共同输入到控制端子的开关, (a09) 所述第 6、 第 12、 第 18 及第 24 开关共有 1 个开关 ; 或 (a10) 所述第 6 及第 12 开关共有 1 个开关或由 2 个开关构成, 所述第 18 及第 24 开关 共有 1 个开关或由 2 个开关构成 ; 关于将所述第 5 信号共同输入到控制端子的开关, (a11) 所述第 30、 第 36、 第 42 及第 48 开关共有 1 个开关 ; 或 (a12) 所述第 30 及第 36 开关共有 1 个开关或由 2 个开关构成, 所述第 42 及第 48 开关 共有 1 个开关或由 2 个开关构成 ; 关于将所述第 6 信号共同输入到控制端子的开关, (a13) 所述第 27、 第 33、 第 39 及第 45 开关共有 1 个开关 ; 或 (a14) 所述第 27 及第 33 开关共有 1 个开关或由 2 个开关构成, 所述第 39 及第 45 开关 共有 1 个开关或由 2 个开关构成 ; 关于将所述第 6 信号的互补信号共同输入到控制端子的开关, (a15) 所述第 3、 第 9、 第 15 及第 21 开关共有 1 个开关 ; 或 (a16) 所述第 3 及第 9 开关共有 1 个开关或由 2 个开关构成, 所述第 15 及第 21 开关共 有 1 个开关或由 2 个开关构成。
    11: 根据权利要求 8 所述的数字模拟变换电路, 其特征在于, 所述选择电路构成为根据 成为所述选择信号的第 1 至第 6 信号的共计 6 位, 选择所述第 1 至第 8 参考电压, 并输出到 所述第 1、 第 2 端子 ; 其中具有 : 第 1 至第 3 开关, 其连接在所述第 1 参考电压的供给端子与所述第 1 端子之间, 分别向 8 控制端子输入所述第 2 信号的互补信号、 所述第 4 信号的互补信号与所述第 6 信号的互补 信号 ; 第 4 至第 6 开关, 其连接在所述第 1 参考电压的供给端子与所述第 2 端子之间, 分别向 控制端子输入所述第 1 信号的互补信号、 所述第 3 信号的互补信号与所述第 5 信号的互补 信号 ; 第 7 开关, 其连接在所述第 2 参考电压的供给端子与所述第 1 及第 2 开关的连接点之 间, 并将所述第 2 信号输入到控制端子 ; 第 8 开关, 其连接在所述第 2 参考电压的供给端子与所述第 4 及第 5 开关的连接点之 间, 并将所述第 1 信号输入到控制端子 ; 第 9 至第 10 开关, 其连接在所述第 3 参考电压的供给端子与所述第 2 及第 3 开关的连 接点之间, 并将所述第 2 信号的互补信号与所述第 4 信号分别输入到控制端子 ; 第 11 至第 12 开关, 其连接在所述第 3 参考电压的供给端子与所述第 5 及第 6 开关的 连接点之间, 并将所述第 1 信号的互补信号与所述第 3 信号分别输入到控制端子 ; 第 13 开关, 其连接在所述第 4 参考电压的供给端子与所述第 9 及第 10 开关的连接点 之间, 并将所述第 2 信号输入到控制端子 ; 第 14 开关, 其连接在所述第 4 参考电压的供给端子与所述第 11 及第 12 开关的连接点 之间, 并将所述第 1 信号输入到控制端子 ; 第 15 至第 17 开关, 其连接在所述第 5 参考电压的供给端子与所述第 1 端子之间, 并将 所述第 2 信号的互补信号、 所述第 4 信号的互补信号与所述第 6 信号分别输入到控制端子 ; 第 18 至第 20 开关, 其连接在所述第 5 参考电压的供给端子与所述第 2 端子之间, 并将 所述第 1 信号的互补信号、 所述第 3 信号的互补信号与所述第 5 信号分别输入到控制端子 ; 第 21 开关, 其连接在所述第 6 参考电压的供给端子与所述第 15 及第 16 开关的连接点 之间, 并将所述第 2 信号输入到控制端子 ; 第 22 开关, 其连接在所述第 6 参考电压的供给端子与所述第 18 及第 19 开关的连接点 之间, 并将所述第 1 信号输入到控制端子 ; 第 23 至第 24 开关, 其连接在所述第 7 参考电压的供给端子与所述第 16 及第 17 开关 的连接点之间, 并将所述第 2 信号的互补信号与所述第 4 信号分别输入到控制端子 ; 第 25 至第 26 开关, 其连接在所述第 7 参考电压的供给端子与所述第 19 及第 20 开关 的连接点之间, 并将所述第 1 信号的互补信号与所述第 3 信号分别输入到控制端子 ; 第 27 开关, 其连接在所述第 8 参考电压的供给端子与所述第 23 及第 24 开关的连接点 之间, 并将所述第 2 信号输入到控制端子 ; 第 28 开关, 其连接在所述第 8 参考电压的供给端子与所述第 25 及第 26 开关的连接点 之间, 并将所述第 1 信号输入到控制端子。
    12: 根据权利要求 8 所述的数字模拟变换电路, 其特征在于, 所述第 1、 第 2 端子的一方输入电压的 2 倍电压与所述第 1、 第 2 端子的另一方输入电 压之和是所述输出电压的 3 倍的关系, 将所述第 1 至第 8 参考电压分别设为等间隔的第 1 至第 64 电平的电压中的第 1、 第 4、 第 13、 第 16、 第 49、 第 52、 第 61、 第 64 电平, 在所述选择电路中, 输出以选择所述第 1、 第 1 参考电压 (A、 A) 的对而获得的输出电压 9 和选择所述第 8、 第 8 参考电压 (H、 H) 的对而获得的输出电压为两端的共计 64 电平的电压。
    13: 根据权利要求 1 或 2 所述的数字模拟变换电路, 其特征在于, 所述放大电路具有 : 输出端及反相输入端连接在所述输出端子上的差动放大电路 ; 一端连接在所述第 1 端子上的第 1 开关 ; 连接在所述第 1 开关的另一端与所述差动放大电路的非反相输入端之间的第 2 开关 ; 一端连接在所述第 2 端子上的第 3 开关 ; 连接在所述第 3 开关的另一端与所述差动放大电路的非反相输入端之间的第 4 开关 ; 连接在所述第 1 及第 2 开关的连接点与第 1 电源之间的第 1 电容 ; 和 连接在所述第 3 及第 4 开关的连接点与所述第 1 电源之间的第 2 电容。
    14: 根据权利要求 13 所述的数字模拟变换电路, 其特征在于, 在使所述第 2 及第 4 开关都断开, 使所述第 1 及第 3 开关都接通的期间内, 供给到所述 第 1 及第 2 端子的电压经由所述第 1 及第 3 开关, 分别储存在所述第 1 及第 2 电容中 ; 接着, 在使所述第 1 及第 3 开关都断开, 使所述第 2 及第 4 开关都接通的期间内, 由所 述输出端子输出根据所述第 1 及第 2 电容的电容比的设定值而内分了所述第 1 及第 2 端子 的电压后的电压。
    15: 根据权利要求 1 或 2 所述的数字模拟变换电路, 其特征在于, 所述放大电路具有 : 第 1 及第 2 差动对, 其输入对的一方连接所述第 1 端子, 另一方连接所述输出端子 ; 第 3 差动对, 其输入对的一方连接所述第 2 端子, 另一方连接所述输出端子 ; 分别向所述第 1、 第 2、 第 3 差动对供给电流的第 1、 第 2、 第 3 电流源 ; 共同连接在所述第 1 至第 3 差动对的输出对上的负载电路 ; 和 连接在所述第 1 至第 3 差动对的共同输出对与所述输出端子之间的放大器。
    16: 根据权利要求 1 或 2 所述的数字模拟变换电路, 其特征在于, 所述放大电路具有 : 第 1 及第 2 差动对, 其输入对的一方连接所述第 1 端子, 另一方连接所述输出端子 ; 第 3 差动对, 其输入对的一方连接所述第 2 端子, 另一方连接所述输出端子 ; 共同连接在所述第 1 至第 3 差动对上, 向所述第 1 至第 3 差动对供给电流的第 1 电流 源; 共同连接在所述第 1 至第 3 差动对的输出对上的负载电路 ; 和 连接在所述第 1 至第 3 差动对的共同输出对与所述输出端子之间的放大电器。
    17: 根据权利要求 1 所述的数字模拟变换电路, 其特征在于, 所述选择电路构成为 : 根据成为所述选择信号的第 1 至第 2K 信号的共计 2K 位的信号, K 选择第 1 至第 2 参考电压后输出到所述第 1、 第 2 端子, 具备从第 1 列到第 K 列为止的电路块组, 所述各电路块具有 4 个输入端子和 2 个输出 端子, 由所述 4 个输入端子接收电压信号, 由所述 2 个输出端子输出根据 2 位信号而选择出 的电压信号, 所述第 1 列由 2K-1 个所述电路块构成, 2K-1 个所述电路块分别向 4 个输入端子中每两个 共同连接的 2 个输入端输入所述第 1 至第 2K 参考电压的各两个, 根据所述第 1、 第 2 信号分 别选择 2 个电压信号后输出, 第 F 列由 2K-F 个所述电路块构成, 所述 2K-F 个电路块分别向 4 个输入端子输入第 F-1 列 的各两个电路块的输出电压, 根据第 2F-1、 第 2F 信号, 分别选择 2 个电压信号后输出, 其中 10 F 为 2 到 K 的正整数, 所述第 K 列的电路块组的 2 个输出电压信号被输出到所述第 1、 第 2 端子。
    18: 根据权利要求 17 所述的数字模拟变换电路, 其特征在于, 所述电路块针对所述 4 个输入端子、 即第 1 至第 4 输入端子与所述 2 个输出端子、 即第 1 至第 2 输出端子, 具有 : 分别插入所述第 1 及第 3 输入端子与所述第 1 输出端子之间, 并根据所述 2 个位信号 的一方信号而被进行接通 / 断开控制的 2 个开关 ; 和 分别插入所述第 2 及第 4 输入端子与所述第 2 输出端子之间, 并根据所述 2 个位信号 的另一方信号而被进行接通 / 断开控制的 2 个开关。
    19: 一种数据驱动器, 根据所输入的数据信号来驱动数据线, 具备权利要求 3 至 12 中任一项所述的数字模拟变换电路, 所述数据信号用于被输入所述选择电路的所述选择信号。
    20: 一种显示装置用数据驱动器, 包括 : 生成多个电压电平的灰度等级电压产生电路 ; 根据视频数据, 输出从所述多个电压电平选择出的至少 2 个电压的译码器电路 ; 和输入从 所述译码器电路输出的电压, 并由输出端子输出与所述视频数据对应的电压的放大器, 所述数据驱动器具备权利要求 3 至 12 中任一项所述的数字模拟变换电路, 所述译码器电路由所述数字模拟变换电路的所述选择电路构成, 所述选择电路将来自 所述灰度等级电压产生电路的多个电压电平作为所述多个参考电压接收, 将所述视频数据 作为所述选择信号输入, 由输出端子输出所述视频数据所对应的电压的放大器由所述数字模拟变换电路的放 大电路构成。
    21: 一种显示装置, 其特征在于, 具备 : 沿一个方向互相平行延伸的多根数据线 ; 沿与所述一个方向垂直的方向互相平行延伸的多根扫描线 ; 在所述多根数据线与所述多根扫描线的交叉部配置为矩阵状的多个像素电极 ; 并具有多个晶体管, 该多个晶体管对应于所述多个像素电极的每一个, 漏极及源极的 一方连接在对应的所述像素电极上, 所述漏极及源极的另一方连接在对应的所述数据线 上, 栅极连接着对应的所述扫描线, 还包括 : 分别向所述多根扫描线供给扫描信号的栅极驱动器 ; 和 分别向所述多根数据线供给输入数据所对应的灰度等级信号的数据驱动器 ; 所述数据驱动器由权利要求 20 所述的显示装置用的数据驱动器构成。
    22: 一种显示装置, 其特征在于, 具备 : 数据驱动器, 其包含权利要求 17 或 18 所述的数字模拟变换电路 ; 和 显示面板 ; 根据所述数据驱动器的输出信号, 驱动所述显示面板的数据线。
    23: 一种数字模拟变换电路, 以从能够输出的输出电压的下限到上限规定的输出电压 的范围被分割为互不重叠的多个区间, 包括 : 11 选择电路, 按照所述各区间, 根据数字数据信号, 选择 1 组与各区间对应的参考电压、 和输入所述参考电压而供给到第 1、 第 2 端子的 2 个电压 ; 放大电路, 由所述多个区间共有, 输入供给到所述第 1、 第 2 端子的电压, 从输出端子输 出以 1 ∶ 2 或 2 ∶ 1 的内分比内分了所述第 1、 第 2 端子的电压而成的电压 ; 在所述多个区间的至少一个区间中, 所述参考电压为电压值互不相同的 m 个参考电 K 压, 其中 m = 2 , K 为 2 以上的正整数, 从所述输出端子输出的电压为 4K 个, 将所述 m 个参考电压分别设为 : 等间隔的第 1 至第 4K 电平的电压之中的第 {1+a1×4(K1) +a2×4(K-2)+a3×4(K-3)+… +aK×4(K-K)} 电平, 式中 a1、 a2、 a3、…、 aK 取 0 或 3, 所述选择电路从所述 m 个参考电压的 m 的平方种组合中, 根据所述数字数据信号中的 2K 位信号, 选择 1 组供给到所述第 1、 第 2 端子的电压的 2 个电压, 根据所输入的由至少 2K 位构成的所述数字数据信号, 从所述输出端子输出从所述第 1 K K 电平到第 4 电平为止的共计 4 个互不相同电平的电压中的一个电压。
    24: 根据权利要求 23 所述的数字模拟变换电路, 其特征在于, 所述多个区间中的某个 区间内的相邻电压电平间隔, 与其他区间内的相邻电压电平间隔不同。
    25: 一种数字模拟变换电路, 其特征在于, 具备 : 生成电压值互不相同的 m×S 个参考电压的电路, 其中 m = 2K, K 为 2 以上的正整数, S 为规定的正整数 ; 输出端子 ; 至少一个译码器块, 其输入所述 m×S 个参考电压和多位的数字数据信号, 根据所述数 字数据信号中、 成为各自被预先确定的位字段的第 1、 第 2、 第 3 位组的值, 将从所述 m×S 个 参考电压中选择出的电压分别输出到第 1 及第 2 端子 ; 放大电路, 其输入由所述译码器块供给到所述第 1 及第 2 端子的电压, 将以 1 ∶ 2 或 2 ∶ 1 的内分比内分了所述第 1 及第 2 端子的电压后的电压从所述输出端子输出 ; 所述译码器块具有 3 级结构的电路块, 所述第 1 级具备 S 个电路块, 其将所输入的所述 m×S 个参考电压中、 每 m 个参考电压 作为输入, 根据所述第 1 位组的值, 从所述 m 个参考电压中选择包含重复在内的 2 个电压后 输出 ; 所述第 2 级具备 : 将用所述第 1 级的 S 个电路块分别选择的 2 个电压的一方作为输入, 根据所述第 2 位组的值, 从所输入的 S 个电压中选择 1 个电压后输出的电路块 ; 和将用所述 第 1 级的 S 个电路块分别选择的 2 个电压的另一方作为输入, 根据所述第 2 位组的值, 从所 输入的 S 个电压中选择 1 个电压后输出的电路块 ; 所述第 3 级具备输入由所述第 2 级的 2 个电路块分别选择输出的电压, 根据所述第 3 位组的值, 以将所输入的 2 个电压分别供给到所述第 1 及第 2 端子或将其切断的方式进行 控制的 1 个电路块, 将输入到所述译码器块中的所述第 1 级的电路块的每一个中的所述 m 个参考电压分 别设为 : 等间隔的第 1 至第 4K 电平的电压之中的第 {1+a1×4(K-1)+a2×4(K-2)+a3×4(K-3)+… +aK×4(K-K)} 电平, 式中 a1、 a2、 a3、…、 aK 取 0 或 3, 根据所述第 1 至第 3 位组的信号值, 由所述输出端子输出 m2×S 个互不相同的电压电 平中的任一个。 12
    26: 根据权利要求 25 所述的数字模拟变换电路, 其特征在于, 在所述第 3 位组的各位全 部包含于所述第 1 位组和 / 或所述第 2 位组内时, 省略所述第 3 级的电路块, 成为将所述第 2 级的 2 个电路块的输出分别供给到所述第 1 及第 2 端子的构成。
    27: 根据权利要求 25 所述的数字模拟变换电路, 其特征在于, 具备 3 个所述译码器块, 分别为第 1 至第 3 译码器块, 所述数字数据信号由 8 位数字数据信号 (D7、 D6、 D5、 D4、 D3、 D2、 D1、 D0) 构成, 所述第 1 及第 2 译码器块都将所述 m 设为 2、 将所述 S 设为 8, 分别输入 16 个参考电压, 将所述第 1、 第 2、 第 3 位组分别设为所述 8 位数字数据信号 (D7、 D6、 D5、 D4、 D3、 D2、 D1、 D0) 中的 (D1、 D0)、 (D4、 D3、 D2)、 (D7、 D6、 D5), 所述第 3 译码器块将所述 m 设为 4、 将所述 S 设为 12, 输入 48 个参考电压, 将所述第 1、 第 2、 第 3 位组分别设为所述 8 位数字数据信号 (D7、 D6、 D5、 D4、 D3、 D2、 D1、 D0) 中的 (D3、 D2、 D1、 D0)、 (D7、 D6、 D5、 D4)、 (D7、 D6、 D5), 所述第 1 至第 3 译码器块各自的 2 个输出的一方共同连接在所述第 1 端子上, 所述第 1 至第 3 译码器块各自的 2 个输出的另一方共同连接在所述第 2 端子上, 根据所述 8 位数字数据信号, 从所述输出端子能够输出 256 个互不相同的电压电平中 的任一个。
    28: 根据权利要求 27 所述的数字模拟变换电路, 其特征在于, 省略所述第 3 译码器块的 所述第 3 级电路块, 将所述 2 个第 2 级电路块的输出分别连接在所述第 1 及第 2 端子上。
    29: 一种数字模拟变换电路, 其特征在于, 具备 : 生成电压值互不相同的 m×S 个参考电压的电路, 其中 m = 2K, K 为 2 以上的正整数, S 为规定的正整数 ; 输出端子 ; 至少一个译码器块, 其输入所述 m×S 个参考电压和多位的数字数据信号, 根据所述数 字数据信号中、 成为各自被预先确定的位字段的第 1、 第 2、 第 3 位组的值, 将从所述 m×S 个 参考电压中选择出的电压分别输出到第 1 及第 2 端子 ; 放大电路, 其输入由所述译码器块供给到所述第 1 及第 2 端子的电压, 将以 1 ∶ 2 或 2 ∶ 1 的内分比内分了所述第 1 及第 2 端子的电压后的电压从所述输出端子输出 ; 所述译码器块具有 3 级结构的电路块, 所述第 1 级具备 m 个电路块, 其将所输入的所述 m×S 个参考电压中、 每 S 个参考电压 作为输入, 根据所述第 1 位组的值, 从所述 S 个参考电压中选择 1 个电压后输出 ; 所述第 2 级具备 : 将用所述第 1 级的 m 个电路块选择的 m 个电压作为输入, 根据所述第 2 位组的值, 从所输入的 m 个电压中选择 2 个电压后输出的 1 个电路块 ; 所述第 3 级具备 : 输入由所述第 2 级电路块选择输出的 2 个电压, 根据所述第 3 位组的 值, 以将所输入的 2 个电压分别供给到所述第 1 及第 2 端子或将其切断的方式进行控制的 1 个电路块, 将输入到所述译码器块中所述第 1 级的 m 个电路块的每一个中的第 T 个参考电压组 分别设为 : 等间隔的第 1 至第 4K 电平的电压之中的第 {1+a1×4(K-1)+a2×4(K-2)+a3×4(K-3)+… +aK×4(K-K)} 电平, 式中 a1、 a2、 a3、…、 aK 取 0 或 3, T 为满足 1 ≤ T ≤ S 的正整数, 根据所述第 1 至第 3 位组的信号值, 由所述输出端子输出 m2×S 个互不相同的电压电 13 平中的任一个。
    30: 根据权利要求 29 所述的数字模拟变换电路, 其特征在于, 还具备所述 m 的值共同或不同的译码器块, 在所述 m 的值最大的译码器块中, 在所述第 3 位组的各位全部包含于所述第 1 位组和 / 或所述第 2 位组内时, 省略所述第 3 级的电路块, 成为将所述第 2 级电路块的输出分别供 给到所述第 1 及第 2 端子。
    31: 根据权利要求 29 所述的数字模拟变换电路, 其特征在于, 具备 3 个所述译码器块, 分别为第 1 至第 3 译码器块, 所述数字数据信号由 8 位数字数据信号 (D7、 D6、 D5、 D4、 D3、 D2、 D1、 D0) 构成, 所述第 1 及第 2 译码器块都将所述 m 设为 2、 将所述 S 设为 8, 分别输入 16 个参考电压, 将所述第 1、 第 2、 第 3 位组分别设为所述 8 位数字数据信号 (D7、 D6、 D5、 D4、 D3、 D2、 D1、 D0) 中的 (D4、 D3、 D2)、 (D1、 D0)、 (D7、 D6、 D5), 所述第 3 译码器块将所述 m 设为 4、 将所述 S 设为 12, 输入 48 个参考电压, 将所述第 1、 第 2、 第 3 位组分别设为所述 8 位数字数据信号 (D7、 D6、 D5、 D4、 D3、 D2、 D1、 D0) 中的 (D7、 D6、 D5、 D4)、 (D3、 D2、 D1、 D0)、 (D7、 D6、 D5), 所述第 1 至第 3 译码器块各自的 2 个输出的一方共同连接在所述第 1 端子上, 所述第 1 至第 3 译码器块各自的 2 个输出的另一方共同连接在所述第 2 端子上, 根据所述 8 位数字数据信号, 从所述输出端子能够输出 256 个互不相同的电压电平中 的任一个。
    32: 根据权利要求 31 所述的数字模拟变换电路, 其特征在于, 省略所述第 3 译码器块的 所述第 3 级电路块, 将所述第 2 级电路块的 2 个输出分别连接在所述第 1 及第 2 端子上。
    33: 一种显示装置, 其特征在于, 具备 : 包含权利要求 29 所述的数字模拟变换电路的数据驱动器 ; 和 显示面板 ; 根据所述数据驱动器的输出信号, 驱动所述显示面板的数据线。
    34: 一种输出电路, 其特征在于, 具备 : 输入电压值互不相同的 m×S 个参考电压的多个端子, 其中 m = 2K, K 为 2 以上的正整 数, S 为规定的正整数 ; 输出端子 ; 选择电路, 其输入所述 m×S 个参考电压和多位的数字数据信号, 根据所述数字数据信 号中、 成为各自被预先确定的位字段的第 1、 第 2、 第 3 位组的值, 将从所述 m×S 个参考电压 中选择出的电压分别输出到第 1 及第 2 端子 ; 放大电路, 其输入由所述选择电路供给到所述第 1 及第 2 端子的电压, 将以 1 ∶ 2 或 2 ∶ 1 的内分比内分了所述第 1 及第 2 端子的电压后的电压从所述输出端子输出 ; 所述选择电路具有 3 级结构的电路块, 所述第 1 级具备 S 个电路块, 其将所输入的所述 m×S 个参考电压中、 每 m 个参考电压 作为输入, 根据所述第 1 位组的值, 从所述 m 个参考电压中选择包含重复在内的 2 个电压后 输出 ; 所述第 2 级具备 : 将用所述第 1 级的 S 个电路块分别选择的 2 个电压的一方作为输入, 14 根据所述第 2 位组的值, 从所输入的 S 个电压中选择 1 个电压后输出的电路块 ; 和将用所述 第 1 级的 S 个电路块分别选择的 2 个电压的另一方作为输入, 根据所述第 2 位组的值, 从所 输入的 S 个电压中选择 1 个电压后输出的电路块 ; 所述第 3 级具备输入由所述第 2 级的 2 个电路块分别选择输出的电压, 根据所述第 3 位组的值, 以将所输入的 2 个电压分别供给到所述第 1 及第 2 端子或将其切断的方式进行 控制的 1 个电路块, 将输入到所述选择电路中的所述第 1 级的电路块的每一个中的所述 m 个参考电压分 别设为 : 等间隔的第 1 至第 4K 电平的电压之中的第 {1+a1×4(K-1)+a2×4(K-2)+a3×4(K-3)+… +aK×4(K-K)} 电平, 式中 a1、 a2、 a3、…、 aK 取 0 或 3, 根据所述第 1 至第 3 位组的信号值, 由所述输出端子输出 m2×S 个互不相同的电压电 平中的任一个。
    35: 根据权利要求 34 所述的输出电路, 其特征在于, 在所述第 3 位组的各位全部包含于 所述第 1 位组和 / 或所述第 2 位组内时, 省略所述第 3 级的电路块, 成为将所述第 2 级的 2 个电路块的输出分别供给到所述第 1 及第 2 端子的构成。
    36: 一种输出电路, 其特征在于, 具备 : 输入电压值互不相同的 m×S 个参考电压的多个端子, 其中 m = 2K, K 为 2 以上的正整 数, S 为规定的正整数 ; 输出端子 ; 选择电路, 其输入所述 m×S 个参考电压和多位的数字数据信号, 根据所述数字数据信 号中、 成为各自被预先确定的位字段的第 1、 第 2、 第 3 位组的值, 将从所述 m×S 个参考电压 中选择出的电压分别输出到第 1 及第 2 端子 ; 放大电路, 其输入由所述选择电路供给到所述第 1 及第 2 端子的电压, 将以 1 ∶ 2 或 2 ∶ 1 的内分比内分了所述第 1 及第 2 端子的电压后的电压从所述输出端子输出 ; 所述选择电路具有 3 级结构的电路块, 所述第 1 级具备 m 个电路块, 其将所输入的所述 (m×S) 个参考电压中、 每 S 个参考电 压作为输入, 根据所述第 1 位组的值, 从所述 S 个参考电压中选择 1 个电压后输出 ; 所述第 2 级具备 : 将用所述第 1 级的 m 个电路块选择的 m 个电压作为输入, 根据所述第 2 位组的值, 从所输入的 m 个电压中选择 2 个电压后输出的 1 个电路块 ; 所述第 3 级具备 : 输入由所述第 2 级电路块选择输出的 2 个电压, 根据所述第 3 位组的 值, 以将所输入的 2 个电压分别供给到所述第 1 及第 2 端子或将其切断的方式进行控制的 1 个电路块, 将输入到所述选择电路中所述第 1 级的 m 个电路块的每一个中的第 T 个参考电压组 分别设为 : 等间隔的第 1 至第 4K 电平的电压之中的第 {1+a1×4(K-1)+a2×4(K-2)+a3×4(K-3)+… +aK×4(K-K)} 电平, 式中 a1、 a2、 a3、…、 aK 取 0 或 3, T 为满足 1 ≤ T ≤ S 的正整数, 根据所述第 1 至第 3 位组的信号值, 由所述输出端子输出 m2×S 个互不相同的电压电 平中的任一个。
    37: 根据权利要求 36 所述的输出电路, 其特征在于, 还具备多个所述 m 的值共同或不同的所述选择电路, 在所述 m 的值最大的选择电路中, 在所述第 3 位组的各位全部包含于所述第 1 位组和 15 / 或所述第 2 位组内时, 省略所述第 3 级的电路块, 成为将来自所述第 2 级电路块的输出分 别供给到所述第 1 及第 2 端子。
    38: 一种数据驱动器, 其中根据所输入的数据信号来驱动数据线, 其特征在于, 具备 : 生成电压值互不相同的多个参考电压的灰度等级电压产生电路 ; 和 权利要求 36 所述的输出电路 ; 所述数据信号用于被输入所述选择电路的所述数字数据信号。
    39: 一种显示装置, 其特征在于, 具备 : 沿一个方向互相平行延伸的多根数据线 ; 沿与所述一个方向垂直的方向互相平行延伸的多根扫描线 ; 在所述多根数据线与所述多根扫描线的交叉部配置为矩阵状的多个像素电极 ; 并具有多个晶体管, 该多个晶体管对应于所述多个像素电极的每一个, 漏极及源极的 一方连接在对应的所述像素电极上, 所述漏极及源极的另一方连接在对应的所述数据线 上, 栅极连接着对应的所述扫描线, 还包括 : 分别向所述多根扫描线供给扫描信号的栅极驱动器 ; 和 分别向所述多根数据线供给输入数据所对应的灰度等级信号的数据驱动器 ; 所述数据驱动器由权利要求 38 所述的数据驱动器构成。
    40: 一种数字模拟变换电路, 其特征在于, 具备 : 译码器电路, 其输入电压值互不相同的 m 个参考电压, 其中 m = 2K, K 为 2 以上的正整 数, 将由数据输入端子输入的数字数据信号作为选择信号, 从所述 m 个参考电压中选择 2 个 相同或不同的参考电压并顺次输出 ; 和 放大电路, 其通过 1 个端子顺次输入用所述译码器电路选择出的 2 个电压, 从输出端子 输出以 1 ∶ 2 或 2 ∶ 1 的内分比内分了 2 个电压后的电压, 将所述第 1 至第 2K 参考电压分别设为 : 等间隔的第 1 至第 4K 电平的电压之中的第 {1+ a1×4(K-1)+a2×4(K-2)+a3×4(K-3)+… +aK×4(K-K)} 电平, 式中 a1、 a2、 a3、…、 aK 取 0 或 3, 根据所输入的由至少 2K 位构成的所述数字数据信号, 从所述输出端子输出从所述第 1 K K 电平到第 4 电平为止的共计 4 个互不相同电平的电压中的一个电压。
    41: 根据权利要求 40 所述的数字模拟变换电路, 其特征在于, 所述数字模拟变换电路 从输出端子输出与所述 m 个参考电压的 m 的平方种组合对应的 m 的平方个不同的电压。
    42: 根据权利要求 40 或 41 所述的数字模拟变换电路, 其特征在于, 从所述输出端子输 出的电压为均等间隔的多个电压。
    43: 根据权利要求 40 所述的数字模拟变换电路, 其特征在于, 所述放大电路包含电容元件和开关, 将由所述 1 个端子顺次供给的第 1、 第 2 电压通过所述电容元件及开关的连接切换进行 运算后输出。
    44: 根据权利要求 40 所述的数字模拟变换电路, 其特征在于, 具备数据输入控制电路, 其进行控制, 以便根据控制信号, 输出所输入的多位的数字数 据信号中、 由奇数及偶数位的一方构成的多位, 接着顺次输出由奇数及偶数位的另一方构 成的多位, 16 所述数据输入控制电路的输出被供给到所述译码器电路。
    45: 根据权利要求 44 所述的数字模拟变换电路, 其特征在于, 所述译码器电路备有开 关组, 其连接在所述 1 个端子与至少一个所述参考电压的供给端子之间, 通过来自所述数 据输入控制电路的输入来进行接通 / 断开控制。
    46: 根据权利要求 40 所述的数字模拟变换电路, 其特征在于, 所述放大电路备有 : 输出端子反馈连接在反相输入端子上的差动放大器 ; 连接在所述 1 个端子与所述差动放大器的非反相输入端子之间的第 1 开关 ; 一端连接在所述 1 个端子上的第 2 开关 ; 连接在所述第 2 开关的另一端与所述非反相输入输入端子之间的第 3 开关 ; 连接在所述第 1 开关、 所述第 3 开关与所述非反相输入端子的连接点和基准电压端子 之间的第 1 电容 ; 和 连接在所述第 2 开关与所述第 3 开关的连接点和所述基准电压端子之间的第 2 电容。
    47: 根据权利要求 40 所述的数字模拟变换电路, 其特征在于, 所述放大电路具有 : 输出对共同连接在负载电路上, 以各自对应的电流源驱动的多个差动对 ; 和 输入端连接在所述负载电路与所述多个差动对的输出对的共同连接点的至少一个上, 所述输出端连接在所述输出端子上的放大级 ; 并具备 : 一端连接在所述 1 个端子上的开关 ; 连接在所述开关的另一端与基准电压端子之间的电容 ; 所述多个差动对中、 规定个的差动对的输入对的一方连接所述 1 个端子, 剩余的差动 对的输入对的一方共同连接所述开关的另一端, 所述多个差动对的输入对的另一方共同连接着所述输出端子。
    48: 一种数据驱动器, 其中根据所输入的数字数据信号来驱动数据线, 其特征在于, 备有权利要求 40 ~ 47 中任一项所述的数字模拟变换电路。
    49: 一种显示装置, 其特征在于, 具备 : 数据驱动器, 其包含权利要求 40 ~ 47 中任一项所述的数字模拟变换电路 ; 和 显示面板 ; 根据所述数据驱动器的输出信号, 驱动所述显示面板的数据线。
    50: 一种显示装置, 其特征在于, 具备 : 沿一个方向互相平行延伸的多根数据线 ; 沿与所述一个方向垂直的方向互相平行延伸的多根扫描线 ; 在所述多根数据线与所述多根扫描线的交叉部配置为矩阵状的多个像素电极 ; 并具有多个晶体管, 该多个晶体管对应于所述多个像素电极的每一个, 漏极及源极的 一方连接在对应的所述像素电极上, 所述漏极及源极的另一方连接在对应的所述数据线 上, 栅极连接着对应的所述扫描线, 还包括 : 分别向所述多根扫描线供给扫描信号的栅极驱动器 ; 和 分别向所述多根数据线供给输入数据所对应的灰度等级信号的数据驱动器 ; 17 所述数据驱动器由权利要求 48 所述的数据驱动器构成。
    51: 根据权利要求 50 所述的显示装置, 其特征在于, 进一步备有 : 数据变换表, 其用于使 n 位的视频数据按 RGB, 即红、 绿、 蓝分别与 m 位的视频数据对应, 其中 n < m ; 数据变换电路, 其输入所述 n 位的视频数据, 参照所述数据变换表, 变换为所述 m 位的 视频数据, 并输出到所述数据驱动器。

    说明书


    输出电路及数字模拟电路以及显示装置

        本申请是申请日为 2005 年 12 月 16 日、 申请号为 200510131698.1、 发明名称为 “输 出电路及数字模拟电路以及显示装置” 的发明专利申请的分案申请。
         技术领域
         本发明涉及输出电路与数字模拟电路以及使用该电路的显示装置。背景技术 目前, 显示装置正在广泛普及以薄型、 轻量、 低消耗电力为特征的液晶显示装置 (LCD), 多利用于移动电话机 (mobile phone、 cellular phone) 或 PDA( 个人数字助理 )、 笔 记本 PC 等移动式设备的显示部中。但是, 最近随着液晶显示装置的大画面化或动态图像对 应的技术提高, 不止是移动用途, 固定式的大画面显示装置或大画面液晶电视也变得能够 实现。作为这些液晶显示装置, 利用的是能够进行高精细显示的有源矩阵驱动方式的液晶 显示装置。首先, 参照图 20, 对有源矩阵驱动方式的液晶显示装置的代表性结构进行概述。 而且, 在图 20 中, 通过等效电路示意性地示出连接在液晶显示部的 1 个像素上的主要结构。
         一般, 有源矩阵驱动方式的液晶显示装置的显示部 960 具备 : 将透明的像素电极 964 及薄膜晶体管 (TFT)963 配置为矩阵状的半导体基板 ( 例如在彩色 -SXGA 面板的情况 下, 为 1280×3 像素列 ×1024 像素行 ) ; 和在整个面上形成了 1 个透明电极 966 的对向基 板, 该显示部由使这两枚基板对向并在其间封入了液晶的结构构成。
         通过扫描信号控制具有开关 (switching) 功能的 TFT963 的导通 / 截止, 在 TFT963 变为导通时, 与视频信号对应的灰度等级电压被施加在像素电极 964 上, 根据各像素电极 964 与对向基板电极 966 之间的电位差, 液晶的透过率发生变化, 通过用液晶电容 965 在一 定期间内保持该电位差, 从而显示图像。
         在半导体基板上, 输送向各像素电极 964 施加的电平 (level) 电压 ( 灰度等级电 压 ) 的数据线 962 和输送扫描信号的扫描线 961 配置为格子状 ( 在上述彩色 -SXGA 面板的 情况下, 数据线为 1280×3 根, 扫描线为 1024 根 ), 扫描线 961 及数据线 962 因为相互的交 叉部所产生的电容或被夹持在与对向基板电极之间的液晶电容等而成为大的电容性负载。
         而且, 扫描信号由栅极驱动器 970 供给到扫描线 961, 另外灰度等级电压向各像素 电极 964 的供给由数据驱动器 980 经由数据线 962 来进行。
         1 画面量的数据的改写在 1 帧期间 (1/60· 秒 ) 内进行, 用各扫描线按每个像素行 ( 每行 ) 顺次进行选择, 在选择期间内通过各数据线来供给灰度等级电压。
         并且, 栅极驱动器 970 只要供给至少 2 值的扫描信号即可, 相对于此, 数据驱动器 980 需要以灰度等级数对应的多值电平的灰度等级电压来驱动数据线。因此, 数据驱动器 980 的缓冲部采用能够进行高精度电压输出的差动放大器。
         另外, 最近在液晶显示装置中, 朝图像高质量化 ( 多色化 ) 进展, 至少 26 万色 (RGB 各 6 位视频数据 ) 甚至 2680 万色 (RGB 各 8 位视频数据 ) 以上的需求增高。
         因此, 输出对应于多位视频数据的灰度等级电压的数据驱动器不但要求极高精度
         的电压输出, 而且处理视频数据的电路部的元件数增加, 数据驱动器 LSI 的芯片面积增加, 成为导致成本高的主要原因。针对该问题, 以下详细说明。
         图 21 是表示图 20 的数据驱动器 980 的构成的图, 用框图示出数据驱动器 980 的主要部分。参照图 21, 数据驱动器 980 构成为包括 : 锁存地址选择器 (latch address selector)981、 锁存器 982、 灰度等级电压产生电路 983、 译码器 984 和缓冲电路 985。
         锁存地址选择器 981 根据时钟信号 CLK, 决定数据锁存的定时。 锁存器 982 根据由 锁存地址选择器 981 决定的定时, 对视频数字数据进行锁存, 对应于 STB 信号 ( 选通脉冲信 号 ), 向各译码器 984 一齐输出数据。 会对电压产生电路 983 生成对应于视频数据的灰度等 级数的灰度等级电压。译码器 984 选择一个对应于所输入数据的灰度等级电压并输出?;?冲电路 985 输入从译码器 984 输出的灰度等级电压, 进行电流放大后作为输出电压 Vout 输 出。
         例如, 在输入 6 位视频数据的情况下, 灰度等级数为 64, 灰度等级电压产生电路 983 生成 64 电平的灰度等级电压。译码器 984 成为从 64 电平的灰度等级电压中选择 1 个 灰度等级电压的电路构成。
         另一方面, 在输入 8 位视频数据的情况下, 灰度等级数为 256, 灰度等级电压产生 电路 983 生成 256 电平的灰度等级电压, 译码器 984 成为从 256 电平的灰度等级电压中选 择 1 个灰度等级电压的电路构成。
         这样, 若视频数据多位化, 则灰度等级电压产生电路 983 或译码器 984 的电路规模 增大。例如, 在从 6 位增加到 8 位的情况下, 电路规模变为 4 倍以上。因此, 由于视频数据 的多位化, 数据驱动器 LSI 的芯片面积增大, 变为成本增大。
         与此相对, 作为即使进行多位化也可以抑制数据驱动器 LSI 芯片面积的增加用的 技术, 例如参照美国专利第 6246351 号说明书 ( 专利文献 1) 的记载。图 22 是用于说明该 说明书记载的技术的图 ( 对应于专利文献 1 的图 2)。参照图 22, 由包含以下部分的内插放 大部 4100 构成 : 包括 1 组电阻串 (string)R000 ~ R255 及选择电阻两端的 1 组电压的开关 S000 ~ S255 的串 DAC 部 ( 译码部 )4001 ; 和用于将向具有多个同极性差动对的差动放大器 及 2 个输入端子 4002、 4003 供给的电压选择性地输入所述差动放大器的非反相输入的开关 4004。
         在串 DAC 部 4001 中, 通过由数字数据的高位 M 位控制的开关 S000 ~ S255 来选择 电阻串 R000 ~ R255 中的 1 个电阻两端的 2 个电压, 向内插放大部 4100 的输入端子 4002、 4003 供给选择电压。在此, 通过开关选择的 2 个电压限于电阻串 R000 ~ R255 中的 1 个电 阻两端的电压, 无法选择跨越多个电阻的两端的电压或选择相同的电压。
         在内插放大部 4100 中, 通过由数字数据的低位 N 位控制的开关 4004, 将供给到输 入端子 4002、 4003 的电压 V1、 V2 选择性地输入到非反相输入 4111、 4121、 4131、 4141 中, 可 以输出根据 V1、 V2 的输入数而将 V1、 V2 之间内分为任意比的电压。在图 22 中, 由于设有 4 组差动对, 故根据 LSB(Least Significant Bit : 最低位 ), 可以输出将端子 4002、 4003 的电 压 V1、 V2 内分为 1 ∶ 3、 1 ∶ 1、 3 ∶ 1 的电压及 V1 等四个电压。因此, 相对于欲输出的电压 电平的数, 可以将输入的电压电平数削减到 1/( 差动对数 )。因此, 可以削减串 DAC 部的电 源线数及面积。
         另外, 作为其他技术的一例, 参照美国专利第 5396245 号说明书 ( 专利文献 2)。 图23 是用于说明专利文献 2 的技术的图 ( 对应于专利文献 2 的图 5)。参照图 23, 内插放大部 4100b 与专利文献 1 的内插放大部 4100 相比, 其构成稍有不同。例如, 在图 22 的构成的情 况下, 分别以各不相同的电流源驱动 4 个差动对, 但在图 23 的构成的情况下, 将驱动 4 个差 动对的电流源 4200b 设为共同的。
         通过开关 S000b ~ S255b, 从电阻串 R000b ~ R255b 选择电压, 通过由开关 4004b 来进行差动放大器 4100b 的输入控制, 从而输出内分 V1、 V2 的电压的构成基本上与图 22 的 构成相同, 同样可以削减输入电源线数。另外, 由开关选择的电压限于电阻串中的 1 个电阻 的两端这一点也与图 22 的构成相同。
         而且, 也公知 ECL 多值逻辑电路, 其具备在各自的基极上接收输入信号, 在共同的 负载电阻上连接集电极 (collector), 用各不相同的电流值的电流源驱动共同连接的发射 极的 2 个差动对, 还具备将负载电路的一端作为输入并驱动输出端子的输出晶体管 ( 例如 专利文献 3)。
         在将上述现有的构成适用于显示装置的数据驱动器那样的多输出驱动器的情况 下, 缩小差动放大器的面积也是重要的。在将参照图 22、 图 23 等说明的现有的构成利用于 数据驱动器的情况下, 虽然可以减小译码器部分, 但为了将灰度等级电源线数减小为 1/2、 1/4、 1/8……, 需要将差动对的个数增加为 2 个、 4 个、 8 个……。因此, 差动放大器的占有面 积变得特别大, 存在节省面积效果降低的课题。
         专利文献 1 : 美国专利第 6246351 号说明书 ( 图 2) ;
         专利文献 2 : 美国专利第 5396245 号说明书 ( 图 5) ;
         专利文献 3 : 特开昭 61-248619 号公报 ( 图 1)。 发明内容 本发明所要解决的课题是 : 提供一种输出电路及数字模拟变换电路, 其中通过具 备例如相对 2 个输入电压、 输出 3 个以上的多值电压电平的放大器, 从而一边缩小放大器的 面积, 一边削减所需的输入电压数, 并且实现晶体管数的削减。
         另外, 本发明所要解决的其他课题是 : 通过使用上述输出电路, 从而提供一种节省 面积且低成本的数据驱动器以及包含数据驱动器的显示装置。
         提供解决上述课题的方法的本发明的一个方面涉及的输出电路, 其中包括 : 选择 电路, 其输入电压值互不相同的 m 个参考电压, 将通过数据输入端子输入的 2K 位数字数据 信号作为选择信号, 从所述 m 个参考电压中选择 2 个相同或不同的参考电压并输出到第 1、 第 2 端子, 其中 m = 2K, K 为 2 以上的正整数 ; 和放大电路, 其输入供给到所述第 1、 第 2 端子 的电压, 从输出端子输出以 1 ∶ 2 或 2 ∶ 1 的内分比内分了所述第 1、 第 2 端子的电压而成 K K 的电压 ; 将所述第 1 至第 2 参考电压分别设为 : 等间隔的第 1 至第 4 电平的电压之中的第 (K-1) (K-2) (K-3) (K-K) {1+a1×4 +a2×4 +a3×4 +… +aK×4 } 电平, 式中 a1、 a2、 a3、…、 aK 取 0 或 3, 根据 所输入的由至少 2K 位构成的所述数字数据信号, 从所述输出端子输出从所述第 1 电平到第 K K 4 电平为止的共计 4 个互不相同电平的电压中的一个电压。
         本发明的另一方面涉及的数字模拟变换电路, 以从能够输出的输出电压的下限到 上限规定的输出电压的范围被分割为互不重叠的多个区间, 包括 : 选择电路, 按照所述各区 间, 根据数字数据信号, 选择 1 组与各区间对应的参考电压、 和输入所述参考电压而供给到
         第 1、 第 2 端子的 2 个电压 ; 放大电路, 由所述多个区间共有, 输入供给到所述第 1、 第 2 端子 的电压, 从输出端子输出以 1 ∶ 2 或 2 ∶ 1 的内分比内分了所述第 1、 第 2 端子的电压而成 的电压 ; 在所述多个区间的至少一个区间中, 所述参考电压为电压值互不相同的 m 个参考 K 电压, 其中 m = 2 , K 为 2 以上的正整数, 从所述输出端子输出的电压为 4K 个, 将所述 m 个 K (K-1) 参考电压分别设为 : 等间隔的第 1 至第 4 电平的电压之中的第 {1+a1×4 +a2×4(K-2)+a3× 4(K-3)+… +aK×4(K-K)} 电平, 式中 a1、 a2、 a3、…、 aK 取 0 或 3, 所述选择电路从所述 m 个参考电 压的 m 的平方种组合中, 根据所述数字数据信号中的 2K 位信号, 选择 1 组供给到所述第 1、 第 2 端子的电压的 2 个电压, 根据所输入的由至少 2K 位构成的所述数字数据信号, 从所述 K K 输出端子输出从所述第 1 电平到第 4 电平为止的共计 4 个互不相同电平的电压中的一个 电压。
         在上述本发明涉及的输出电路或数字模拟变换电路中, 也可以构成为 : 所述选择 电路输入第 1 参考电压 (A) 与第 2 参考电压 (B), 根据所述选择信号, 向所述第 1、 第 2 端子 供给第 1、 第 1 参考电压 (A、 A)、 第 1、 第 2 参考电压 (A、 B)、 第 2、 第 1 参考电压 (B、 A)、 第 2、 第 2 参考电压 (B、 B) 中的任一对, 最大能够输出 2 的平方个互不相同的电压电平。
         在上述本发明涉及的输出电路或数字模拟变换电路中, 也可以构成为 : 将所述内 分比设为 1 ∶ 2 或 2 ∶ 1, 设为所述第 1、 第 2 端子的一方输入电压的 2 倍电压与所述第 1、 第 2 端子的另一方的输入电压之和是所述输出电压的 3 倍的关系, 将所述第 1、 第 2 参考电 压分别设为等间隔的第 1 至第 4 电平的电压中的第 1、 第 4 电平, 输出从基于所述第 1、 第1 参考电压 (A、 A) 的对的选择的第 1 电平的输出电压, 到基于所述第 2、 第 2 参考电压 (B、 B) 的对的选择的第 4 电平的输出电压为止的共计 4 电平的电压。 在上述本发明涉及的输出电路或数字模拟变换电路中, 也可以构成为 : 所述选择 电路输入电压值互不相同的第 1 至第 4 参考电压 (A、 B、 C、 D), 根据所述选择信号, 向所述第 1、 第 2 端子供给
         第 1、 第 1 参考电压 (A、 A)、
         第 1、 第 2 参考电压 (A、 B)、
         第 2、 第 1 参考电压 (B、 A)、
         第 2、 第 2 参考电压 (B、 B)、
         第 1、 第 3 参考电压 (A、 C)、
         第 1、 第 4 参考电压 (A、 D)、
         第 2、 第 3 参考电压 (B、 C)、
         第 2、 第 4 参考电压 (B、 D)、
         第 3、 第 1 参考电压 (C、 A)、
         第 3、 第 2 参考电压 (C、 B)、
         第 4、 第 1 参考电压 (D、 A)、
         第 4、 第 2 参考电压 (D、 B)、
         第 3、 第 3 参考电压 (C、 C)、
         第 3、 第 4 参考电压 (C、 D)、
         第 4、 第 3 参考电压 (D、 C)、
         第 4、 第 4 参考电压 (D、 D) 中的任一对, 最大能够输出 4 的平方个互不相同的电压
         电平。 在上述本发明涉及的输出电路或数字模拟变换电路中, 可以构成为 : 所述第 1、 第 2 端子的一方输入电压的 2 倍电压与所述第 1、 第 2 端子的另一方的输入电压之和成为所述 输出电压的 3 倍, 将所述第 1 至第 4 参考电压分别设为等间隔的第 1 至第 16 电平的电压中 的第 1、 第 4、 第 13、 第 16 电平, 输出所述选择电路中的从基于所述第 1、 第 1 参考电压 (A、 A) 的对的选择的第 1 电平的输出电压, 到基于所述第 4、 第 4 参考电压 (D、 D) 的对的选择的第 16 电平的输出电压为止的共计 16 电平的电压。
         在本发明涉及的输出电路或数字模拟变换电路中, 也可以构成为 : 以从能够输出 的输出电压的下限到上限规定的输出电压的范围被分割为互不重叠的多个区间, 按照所述 各区间, 设置与各区间对应的、 电压电平互不相同的至少 2 个参考电压, 在所述区间中, 根 据所述多个 (n 个 ) 参考电压, 最大输出 n 的平方电平的输出电压。
         在本发明涉及的输出电路或数字模拟变换电路中, 也可以构成为 : 针对输出电压 电平, 相邻的至少一组电压电平的间隔和其他相邻的一组电压电平的间隔不同。 另外, 也可 以构成为 : 在所述多个区间之间, 某个区间的电压电平的间隔与其他区间的电压电平的间 隔不同。根据该构成, 可以增加输入到选择电路的参考电压, 实现 γ 特性内插等所希望的 非线性输入输出特性。
         在本发明涉及的输出电路或数字模拟变换电路中, 可以构成为所述放大电路具 有: 第 1 及第 2 输入端子 ; 输出端子 ; 第 1 及第 2 差动对, 其输入对的一方连接所述第 1 输 入端子, 另一方连接所述输出端子 ; 第 3 差动对, 其输入对的一方连接所述第 2 输入端子, 另 一方连接所述输出端子 ; 向所述第 1 差动对供给电流的第 1 电流源 ; 向所述第 2 差动对供给 电流的第 2 电流源 ; 向所述第 3 差动对供给电流的第 3 电流源 ; 共同连接在所述第 1 到第 3 差动对的输出对上的负载电路 ; 连接在所述第 1 到第 3 差动对的共同输出对与所述输出端 子之间的放大电路。
         在本发明涉及的输出电路或数字模拟变换电路中, 可以构成为所述放大电路具 有: 第 1 及第 2 输入端子 ; 输出端子 ; 第 1 及第 2 差动对, 其输入对的一方连接所述第 1 输入 端子, 另一方连接所述输出端子 ; 第 3 差动对, 其输入对的一方连接所述第 2 输入端子, 另一 方连接所述输出端子 ; 与所述第 1 差动对至所述第 3 差动对共同连接, 向所述第 1 差动对至 所述第 3 差动对供给电流的第 1 电流源 ; 共同连接在所述第 1 到第 3 差动对的输出对上的 负载电路 ; 所述第 1 到第 3 差动对的共同输出对 ; 连接在与所述输出端子之间的放大电路。
         在本发明涉及的输出电路或数字模拟变换电路中, 可以构成为 : 所述选择电路输 K 入电压值互不相同的第 1 至第 m( = 2 , 其中 K 为规定的正整数 ) 参考电压, 根据至少由 2K K K 位组成的所述选择信号, 选择第 1 至第 2 参考电压相关的 4 组电压对中的任一对并向所述 第 1、 第 2 端子供给, 通过输出端子最大能够输出 4K 个不同的电压电平。
         在本发明涉及的输出电路或数字模拟变换电路中, 可以构成为 : 将所述内分比设 为 1 ∶ 2 或 2 ∶ 1, 所述第 1、 第 2 端子的一方输入电压的 2 倍电压与所述第 1、 第 2 端子的 另一方的输入电压之和成为所述输出电压的 3 倍, 选择电路输入电压值互不相同的第 1 至 K 第 m( = 2 , 其中 K 为规定的正整数 ) 参考电压, 将所述第 1 至第 2K 参考电压分别设为等间 隔的第 1 至第 4K 电平的电压之中、
         {1+a_1×4(K-1)+a_2×4(K-2)+a_3×4(K-3)+...+a_K×4(K-K)}( 其中 a_1、 a_2、 a_3、 ...、
         a_K 取 0 或 3) 电平, 根据至少由 2K 位构成的、 所输入的选择信号 ( 或数字数据信号 ), 输出 K K 从第 1 电平到第 4 电平为止的共计 4 个互不相同的电平的输出电压。
         本发明的其他方面涉及的显示装置, 作为驱动数据线的驱动器备有所述输出电 路。
         本发明的其他方面涉及的输出电路或数字模拟变换电路, 其中具备 :
         生成电压值互不相同的 m×S 个参考电压的电路, 其中 m = 2K, K 为 2 以上的正整 数, S 为规定的正整数 ;
         输出端子 ;
         至少一个译码器块, 其输入所述 m×S 个参考电压和多位的数字数据信号, 根据所 述数字数据信号中、 成为各自被预先确定的位字段的第 1、 第 2、 第 3 位组的值, 将从所述 m×S 个参考电压中选择出的电压分别输出到第 1 及第 2 端子 ;
         放大电路, 其输入由所述译码器块供给到所述第 1 及第 2 端子的电压, 将以 1 ∶ 2 或 2 ∶ 1 的内分比内分了所述第 1 及第 2 端子的电压后的电压从所述输出端子输出 ;
         所述译码器块具有 3 级结构的电路块,
         所述第 1 级具备 S 个电路块, 其将所输入的所述 m×S 个参考电压中、 每 m 个参考 电压作为输入, 根据所述第 1 位组的值, 从所述 m 个参考电压中选择包含重复在内的 2 个电 压后输出 ;
         所述第 2 级具备 : 将用所述第 1 级的 S 个电路块分别选择的 2 个电压的一方作为 输入, 根据所述第 2 位组的值, 从所输入的 S 个电压中选择 1 个电压后输出的电路块 ; 和将 用所述第 1 级的 S 个电路块分别选择的 2 个电压的另一方作为输入, 根据所述第 2 位组的 值, 从所输入的 S 个电压中选择 1 个电压后输出的电路块 ;
         所述第 3 级具备输入由所述第 2 级的 2 个电路块分别选择输出的电压, 根据所述 第 3 位组的值, 以将所输入的 2 个电压分别供给到所述第 1 及第 2 端子或将其切断的方式 进行控制的 1 个电路块,
         将输入到所述译码器块中所述第 1 级的电路块的每一个中的所述 m 个参考电压 分别设为 : 等间隔的第 1 至第 4K 电平的电压之中的第 {1+a1×4(K-1)+a2×4(K-2)+a3×4(K-3)+… +aK×4(K-K)} 电平, 式中 a1、 a2、 a3、…、 aK 取 0 或 3,
         根据所述第 1 至第 3 位组的信号值, 由所述输出端子输出 m2×S 个互不相同的电 压电平中的任一个。
         在本发明中, 可以构成为 : 在所述第 3 位组的各位全部包含于所述第 1 位组及 / 或 第 2 位组时, 省略所述第 3 级电路块, 将所述第 2 级的 2 个电路块的输出供给到所述第 1、 第 2 端子。
         本发明的其他方面涉及的输出电路或数字模拟变换电路, 具备 :
         生成电压值互不相同的 m×S 个参考电压的电路, 其中 m = 2K, K 为 2 以上的正整 数, S 为规定的正整数 ;
         输出端子 ;
         至少一个译码器块, 其输入所述 m×S 个参考电压和多位的数字数据信号, 根据所 述数字数据信号中、 成为各自被预先确定的位字段的第 1、 第 2、 第 3 位组的值, 将从所述 m×S 个参考电压中选择出的电压分别输出到第 1 及第 2 端子 ;放大电路, 其输入由所述译码器块供给到所述第 1 及第 2 端子的电压, 将以 1 ∶ 2 或 2 ∶ 1 的内分比内分了所述第 1 及第 2 端子的电压后的电压从所述输出端子输出 ;
         所述译码器块具有 3 级结构的电路块,
         所述第 1 级具备 m 个电路块, 其将所输入的所述 m×S 个参考电压中、 每 S 个参考 电压作为输入, 根据所述第 1 位组的值, 从所述 S 个参考电压中选择 1 个电压后输出 ;
         所述第 2 级具备 : 将用所述第 1 级的 m 个电路块选择的 m 个电压作为输入, 根据所 述第 2 位组的值, 从所输入的 m 个电压中选择 2 个电压后输出的 1 个电路块 ;
         所述第 3 级具备 : 输入由所述第 2 级电路块选择输出的 2 个电压, 根据所述第 3 位 组的值, 以将所输入的 2 个电压分别供给到所述第 1 及第 2 端子或将其切断的方式进行控 制的 1 个电路块,
         将输入到所述译码器块中所述第 1 级的 m 个电路块的每一个中的第 T 个参考电压 组分别设为 : 等间隔的第 1 至第 4K 电平的电压之中的第 {1+a1×4(K-1)+a2×4(K-2)+a3×4(K-3)+ … +aK×4(K-K)} 电平, 式中 a1、 a2、 a3、…、 aK 取 0 或 3, T 为满足 1 ≤ T ≤ S 的正整数,
         根据所述第 1 至第 3 位组的信号值, 由所述输出端子输出 m2×S 个互不相同的电 压电平中的任一个。
         在本发明中, 可以构成为 : 还具备所述 m 的值共同或不同的译码器块, 在所述 m 的 值为最大的译码器块中, 在所述第 3 位组的各位全部包含于所述第 1 位组及 / 或第 2 位组 时, 省略所述第 3 级电路块, 将所述第 2 级的 2 个电路块的输出供给到所述第 1、 第 2 端子。
         在本发明的其他方面涉及的输出电路或数字模拟变换电路中, 将所述 m 设为 2K( 其中 K 为规定的正整数 ), 所述选择电路 ( 译码器 ) 构成为根据成为所述选择信号的第 1 至第 2K 信号、 共计 2K 位信号, 选择第 1 至第 2K 参考电压后向所述第 1、 第 2 端子输出, 具 备第 1 列到第 K 列为止的电路块组, 所述各电路块具有 4 个输入端子与 2 个输出端子, 由所 述 4 个输入端子接收电压信号, 由所述 2 个输出端子输出根据 2 位信号选择出的电压信号, 所述第 1 列由 2 的 (K-1) 次方个所述电路块构成, 2 的 (K-1) 次方个所述电路块分别向 4 个 输入端子中每两个共同连接的 2 个输入端输入所述第 1 至第 2K 参考电压的各两个, 根据所 述第 1、 第 2 信号分别选择 2 个电压信号后输出, 第 F 列 ( 其中 F 为 2 到 K 的正整数 ) 由 2 的 (K-F) 次方个所述电路块构成, 所述 2 的 (K-F) 次方个电路块分别向 4 个输入端子输入 第 (F-1) 列的各两个电路块的输出电压, 根据第 (2F-1)、 第 2F 信号, 分别选择 2 个电压信号 后输出, 所述第 K 列的电路块组的 2 个输出电压信号被输出到所述第 1、 第 2 端子。
         在本发明的其他方面涉及的输出电路或数字模拟变换电路中, 可以构成为具备 : K 译码器电路, 其输入电压值互不相同的 m 个参考电压, 其中 m = 2 , K 为 2 以上的正整数, 将 由数据输入端子输入的数字数据信号作为选择信号, 从所述 m 个参考电压中选择 2 个相同 或不同的参考电压并顺次输出 ; 和放大电路, 其通过 1 个端子顺次输入用所述译码器电路 选择出的 2 个电压, 从输出端子输出以 1 ∶ 2 或 2 ∶ 1 的内分比内分了 2 个电压后的电压, K 将所述第 1 至第 2 参考电压分别设为 : 等间隔的第 1 至第 4K 电平的电压之中的第 {1+a1× 4(K-1)+a2×4(K-2)+a3×4(K-3)+… +aK×4(K-K)} 电平, 式中 a1、 a2、 a3、 …、 aK 取 0 或 3, 根据所输入的 由至少 2K 位构成的所述数字数据信号, 从所述输出端子输出从所述第 1 电平到第 4K 电平 为止的共计 4K 个互不相同电平的电压中的一个电压。
         根据本发明, 达到以下效果 : 在利用了能够输出 2 个输入电压以及将这些电压内分为 1 ∶ 2 及 2 ∶ 1 的电压等共计 4 个电平的差动放大器的 DAC 中, 相对于输入电压数 m, 最大可以进行 m 的平方个电压电平的输出。
         另外, 根据本发明, 达到以下效果 : 输出选择性地输入到所述差动放大器的 2 个输 入端子的 2 个输入电压的译码器, 可以大幅度削减输入电压 ( 灰度等级电压 ) 数, 同时也可 以大幅度削减晶体管数, 可以实现节省面积化。
         进而, 根据本发明, 达到以下效果 : 通过采用所述差动放大器和译码器, 从而使节 省面积且低成本的数据驱动器 LSI 成为可能, 或者使包括数据驱动器的显示装置的低成本 化或窄框化也成为可能。 附图说明
         图 1 是表示本发明一实施例的输出电路的构成的图 ;
         图 2 是说明本发明一实施例的放大器的 1 ∶ 2 内插动作的图 ;
         图 3 是说明本发明一实施例的放大器的 2 ∶ 1 内插动作的图 ;
         图 4 是表示本发明一实施例的放大器的构成的一例的图 ;
         图 5 是表示本发明一实施例的放大器的构成的另一例的图 ;
         图 6 是表示本发明一实施例的放大器的构成的又一例的图 ;
         图 7 是表示本发明一实施例的 2 位 DAC 的输入输出电平的对应的图 ;
         图 8 是表示实现图 7 的对应关系的 2 位译码器 (Nch) 的构成例的图 ;
         图 9 是表示本发明一实施例的 DAC 的输出电压波形的图 ;
         图 10 是能向图 1 的放大电路 13 输入的输入电压数 m 为 4 个 (m = 4) 时的输入输 出电平对应图的一例 ;
         图 11 是表示本发明另一实施例的 4 位数 DAC 的输入输出电平的对应的图 ;
         图 12 是表示实现图 11 的对应关系的 4 位译码器 (Nch) 的构成例的图 ;
         图 13 是表示图 12 的变形例的图 ;
         图 14 是表示采用了图 12、 图 13 的译码器和图 5 的差动放大器的 4 位 DAC 的输出 波形的图 ;
         图 15 是表示本发明另一实施例的 6 位 DAC 的输入输出电平的对应的图 ;
         图 16 是表示实现图 15 的对应关系的 6 位译码器 (Nch) 的构成例的图 ;
         图 17 是表示采用了图 16 的译码器与图 5 的差动放大器的 6 位 DAC 的输出波形的 图;
         图 18 是表示本发明一实施例的数据驱动器的构成的图 ;
         图 19 是表示数据驱动器的输出电压特性的图 ;
         图 20 是表示有源矩阵型液晶显示装置的构成的图 ;
         图 21 是表示现有的数据驱动器的构成的图 ;
         图 22 是表示第 1 专利文献 (US6,246,351 号说明书 ) 记载的 DAC 的构成的图 ;
         图 23 是表示第 2 专利文献 (US5,396,245 号说明书 ) 记载的 DAC 的构成的图 ;
         图 24 是表示图 21 的译码器 984 的构成的图 ;
         图 25 是表示本发明另一实施例中的译码器的构成的图 ;
         图 26 是表示本发明又一实施例的译码器的构成的图 ;图 27 是表示本发明另一实施例的 DAC 中的输入输出对应的图 ;
         图 28 是表示实现图 27 的输入输出对应关系的译码器的构成的一例的图 ;
         图 29 是表示实现图 27 的输入输出对应关系的译码器的构成的另一例的图 ;
         图 30 是表示本发明的又一实施例的选择电路 ( 译码器 ) 的构成的图 ;
         图 31 是表示图 30 的电路块的构成的图 ;
         图 32 是表示实现图 11 的对应关系的 4 位译码器 (Nch) 的构成例的图 ;
         图 33 是表示本发明的另一实施例的数字模拟变换器 (DAC) 的构成的图 ;
         图 34 是表示图 33 的放大电路 23 的一实施例的构成的图 ;
         图 35 是表示图 33 的放大电路 23 的一实施例的其他构成的图 ;
         图 36 是表示图 33 的数据输入控制电路 26 与译码器 22 的一实施例的构成的图 ;
         图 37 是表示本发明的一实施例的其他数据驱动器的构成的图 ;
         图 38 是表示本发明的一实施例的有源矩阵型液晶显示装置的构成的图 ;
         图 39 是表示图 11 的 4 位 DAC 的输入输出电平的对应的图的变形例 ;
         图 40 是表示图 39 的各参考电压的选择条件的图。
         图中 : 11- 输 出 电 路, 12、 22- 选 择 电 路 ( 译 码 器 ), 12A、 12A1、 12A2、 12A3、 12B、 12B1、 12B2、 12B3- 译码器块, 13、 23- 放大电路 ( 放大器 ), 14- 灰度等级电压产生电路, 22- 译码器, 24- 参考电压产生电路, 25- 电路块, 26- 数据输入控制电路, 41、 42、 43- 电路 块, 51、 52、 53、 61- 电路块, 101 ~ 106-n 沟道晶体管, 107 ~ 109- 恒流源, 110、 111-p 沟道 晶体管, 112- 放大器, 301 ~ 304-n 沟道晶体管, 401 ~ 416-n 沟道晶体管, 501 ~ 528-n 沟 道晶体管, 601 ~ 630-n 沟道晶体管, 701 ~ 704-n 沟道晶体管, 950- 显示控制器, 960- 显 示部, 961- 扫描线, 962- 数据线, 963- 薄膜晶体管, 964- 像素电极, 965- 液晶电容, 966- 对 向基板电极, 970- 栅极驱动器, 980- 数据驱动器, 981- 锁存地址选择器, 982- 锁存器, 983、 986- 灰度等级电压产生电路, 984、 987- 译码器, 985- 缓冲电路, 990- 数据变换电路, 991- 数 据变换表格, T0、 T1、 T2- 输入端子, R000 ~ R255、 R000b ~ R255b- 电阻串, S000 ~ S255、 S000b ~ S255b- 电阻端电压选择开关, 4001、 4001b- 串 DAC 部, 4002、 4003、 4002b、 4003b- 输 入端子, 4004、 4004b- 差动对输入选择开关, 4100、 4100b- 内插放大部, 4110、 4120、 4130、 4140、 4110b、 4120b、 4130b、 4140b- 差 动 对, 4111、 4121、 4131、 4141、 4111b、 4121b、 4131b、 4141b- 非反相输入, 4112、 4122、 4132、 4142、 4112b、 4122b、 4132b、 4142b- 反相输入, 4150、 4150b- 负载电路, 4200b- 电流源。 具体实施方式
         对用于实施本发明的最佳方式进行说明。 参照图 1, 本发明的一实施方式涉及的输 出电路 11 备有 : 选择电路 12, 其将电压值互不相同的多个 (m 个 ) 参考电压输入, 根据选择 信号来选择 2 个电压后输出 ; 放大电路 13, 其从 2 个输入端子输入从所述选择电路输出的 2 个参考电压, 根据所述 2 个输入端子的电压差, 输出内插为 1 ∶ 2 或 2 ∶ 1 的电压。该电 路作为数字模拟变换电路使用, 作为选择信号采用数字数据信号, 输出数字数据信号所对 应的电平的电压。
         或者, 在本发明中, 也可以是 : 顺次输出用所述选择电路选择出的 2 个电压, 在放 大电路 13 中从 1 个输入端子顺次输入用所述选择电路选择出的 2 个电压, 输出将所输入的2 个电压内插为 1 ∶ 2 或 2 ∶ 1 的电压。
         在本发明中, 图 1 的放大电路 13 只要是将第 1 及第 2 输入端子的电压内插为 1 ∶ 2 或 2 ∶ 1 的构成, 则可以采用任意的构成。作为这种放大电路的一例, 例如如图 4 所示, 可 以通过具有以下部件的构成来实现 : 第 1、 第 2 输入端子 T1、 T2 ; 一端都接地的第 1、 第2电 容器 C1、 C2 ; 电压跟随 (voltage follower) 型的放大器 A1 ; 连接在第 1 输入端子 T1 与第 1 电容器 C1 的另一端之间的第 1 开关 SA1 ; 连接在第 1 电容器 C1 的另一端与放大器 A1 的 非反相输入 (+) 之间的第 2 开关 SB1 ; 连接在第 2 输入端子 T2 与第 2 电容器 C2 的另一端 之间的第 3 开关 SA2 ; 连接在第 2 电容器 C2 的另一端与放大器 A1 的非反相输入 (+) 之间 的第 4 开关 SB2。首先, 若将第 2、 第 4 开关 SB1、 SB2 断开, 将第 1、 第 3 开关 SA1、 SA2 接通, 则供给到输入端子 T1、 T2 的电压通过第 1、 第 3 开关 SA1、 SA2 分别储存在第 1、 第 2 电容器 C1、 C2 中, 在接下来的期间内, 若将第 1、 第 3 开关 SA1、 SA2 断开, 将第 2、 第 4 开关 SB1、 SB2 接通, 则在第 1、 第 2 电容器 C1、 C2 间电荷被重新结合。在此, 若将第 1 电容器 C1 与第 2 电 容器 C2 的电容比设为 2 ∶ 1, 则放大器 A1 的非反相输入 (+) 的电压 ( 因此输出电压 Vout) 成为 (2×V(T1)+V(T2))/3, 即将第 1 输入端子 T1 与第 2 输入端子 T2 的电压内分为 1 ∶ 2 的电压。
         因此, 可知 : 放大器 A1 的输出电压也成为将第 1 输入端子 T1 与第 2 输入端子 T2 的电压内分为 1 ∶ 2 的电压。而且, 若将第 1 电容器 C1 与第 2 电容器 C2 的电容比设定为 1 ∶ 2, 则输出电压 Vout 成为将第 1 输入端子 T1 与第 2 输入端子 T2 的电压内分为 2 ∶ 1 的电压。
         根据本发明的一实施方式, 如图 2 所示, 选择电路 12 可以实现以下构成 : 输入电压 值互不相同的第 1 参考电压 A 和第 2 参考电压 B, 根据选择信号, 向所述第 1、 第 2 端子供给 第 1、 第 1 参考电压 (A、 A)、 第 1、 第 2 参考电压 (A、 B)、 第 2、 第 1 参考电压 (B、 A)、 第 2、 第2 参考电压 (B、 B) 中的任一对, 最大能够输出 4 个互不相同的电压电平。在图 2 所示的例子 中, (A、 A)、 (A、 B)、 (B、 A)、 (B、 B) 分别对应于 Vo1、 Vo2、 Vo3、 Vo4。另外, 在图 3 所示的例子 中, (A、 A)、 (B、 A)、 (A、 B)、 (B、 B) 分别对应于 Vo1、 Vo2、 Vo3、 Vo4。
         该选择电路 12, 例如如图 8 所示, 构成为 : 根据成为所述选择信号的第 1 及第 2 信 号 D0、 D1 的共计 2 位来选择第 1、 第 2 参考电压, 并输出到第 1、 第 2 端子, 具有 :
         第 1 开关 301, 其连接在第 1 参考电压 A 和所述第 1 端子 T1 之间, 向控制端子输入 所述第 2 信号的互补信号 D1B ;
         第 2 开关 302, 其连接在第 1 参考电压 A 与所述第 2 端子 T2 之间, 向控制端子输入 所述第 1 信号的互补信号 D0B ;
         第 3 开关 303, 其连接在第 2 参考电压 B 与所述第 1 端子 T1 之间, 向控制端子输入 第 2 信号 D1 ;
         第 4 开关 304, 其连接在第 2 参考电压 B 与所述第 2 端子 T2 之间, 向控制端子输入 所述第 1 信号 D0。
         根据本发明一实施方式的输出电路, 将所述内分比设为 1 ∶ 2 或 2 ∶ 1, 设为所述 第 1 端子的输入电压 V(T1) 的 2 倍电压与第 2 端子的输入电压 V(T2) 之和是输出电压 Vout 的 3 倍, 或者所述第 2 端子的输入电压 V(T2) 的 2 倍电压与所述第 1 端子的输入电压 V(T1) 之和是输出电压 Vout 的 3 倍的关系, 将所述第 1、 第 2 参考电压 A、 B 分别设为等间隔的第1 至第 4 电平的电压中的第 1、 第 4 电平, 在选择电路 12 中, 输出以基于第 1、 第 1 参考电压 (A、 A) 的对的选择的输出电压和基于第 2、 第 2 参考电压 (B、 B) 的对的选择的输出电压为两 端的共计 4 电平的电压。
         在其他实施方式中, 本发明也可以构成为 : 选择电路 12 输入电压值互不相同的第 1 至第 4 参考电压 (A、 B、 C、 D), 根据所述选择信号, 向所述第 1、 第 2 端子供给 :
         (01) 第 1、 第 1 参考电压 (A、 A)、
         (02) 第 1、 第 2 参考电压 (A、 B)、
         (03) 第 2、 第 1 参考电压 (B、 A)、
         (04) 第 2、 第 2 参考电压 (B、 B)、
         (05) 第 1、 第 3 参考电压 (A、 C)、
         (06) 第 1、 第 4 参考电压 (A、 D)、
         (07) 第 2、 第 3 参考电压 (B、 C)、
         (08) 第 2、 第 4 参考电压 (B、 D)、
         (09) 第 3、 第 1 参考电压 (C、 A)、
         (10) 第 3、 第 2 参考电压 (C、 B)、
         (11) 第 4、 第 1 参考电压 (D、 A)、
         (12) 第 4、 第 2 参考电压 (D、 B)、
         (13) 第 3、 第 3 参考电压 (C、 C)、
         (14) 第 3、 第 4 参考电压 (C、 D)、
         (15) 第 4、 第 3 参考电压 (D、 C)、
         (16) 第 4、 第 4 参考电压 (D、 D)、
         中的任一对, 最大能够输出 4 的平方个互不相同的电压电平。
         在本实施方式中, 选择电路也可以构成为根据成为选择信号的第 1 至第 4 信号 D0、 D1、 D2、 D3 等共计 4 位来选择第 1 至第 4 参考电压 A、 B、 C、 D, 并输出到第 1、 第 2 端子 T1、 T2。例如如图 32 所示, 具有 :
         第 1 及第 2 开关 401、 402, 其连接在第 1 端子 T1 和第 1 参考电压 A 的供给端子之 间, 向控制端子分别输入第 2 信号的互补信号 D1B 与第 4 信号的互补信号 D3B ;
         第 3 及第 4 开关 403、 404, 其连接在第 2 端子 T2 与第 1 参考电压 A 的供给端子之 间, 向控制端子分别输入第 1 信号的互补信号 D0B 与第 3 信号的互补信号 D2B ;
         第 5 及第 6 开关 405、 406, 其连接在第 1 端子 T1 与第 2 参考电压 B 的供给端子之 间, 向控制端子分别输入第 2 信号 D1 与第 4 信号的互补信号 D3B ;
         第 7 及第 8 开关 407、 408, 其连接在第 2 端子 T2 与第 2 参考电压 B 的供给端子之 间, 向控制端子分别输入第 1 信号 D0 与第 3 信号的互补信号 D2B ;
         第 9 及第 10 开关 409、 410, 其连接在第 1 端子 T1 与第 3 参考电压 C 的供给端子之 间, 向控制端子分别输入第 2 信号的互补信号 D1B 与第 4 信号 D3 ;
         第 11 及第 12 开关 411、 412, 其连接在第 2 端子 T2 与第 3 参考电压 C 的供给端子 之间, 向控制端子分别输入第 1 信号的互补信号 D0B 与第 3 信号 D2 ;
         第 13 及第 14 开关 413、 414, 其连接在第 1 端子 T1 与第 4 参考电压 D 的供给端子 之间, 向控制端子分别输入第 2 信号 D1 与第 4 信号 D3 ;第 15 及第 16 开关 415、 416, 其连接在第 2 端子 T2 与第 4 参考电压 D 的供给端子 之间, 向控制端子分别输入第 1 信号 D0 与第 3 信号 D2。
         将第 1 信号的互补信号 D0B 共同输入到控制端子的第 3 及第 11 开关 403、 411 共用 一个开关或由 2 个开关构成 ; 将第 1 信号 D0 共同输入到控制端子的第 7 及第 15 开关 407、 415 共用一个开关或由 2 个开关构成 ; 将第 2 信号 D1 共同输入到控制端子的第 5 及第 13 开 关 405、 413 共用一个开关或由 2 个开关构成 ; 将第 2 信号的互补信号 D1B 共同输入到控制 端子的第 1 及第 9 开关 401、 409 共用一个开关或由 2 个开关构成。若用 2 个开关来构成第 3 及第 11 开关 403、 411、 第 7 及第 15 开关 407、 415、 第 5 及第 13 开关 405、 413、 第 1 及第 9 开关 401、 409 的各对的全部, 则形成图 32 所示的例子的构成, 若各对共用 1 个开关, 则成为 例如图 12 所示的构成 ( 开关元件数为 12)。
         在本实施方式中, 将所述内分比设为 1 ∶ 2 或 2 ∶ 1, 所述第 1、 第 2 端子的一方输 入电压的 2 倍电压与所述第 1、 第 2 端子的另一方的输入电压之和变为所述输出电压的 3 倍, 将所述第 1 至第 4 参考电压分别设为等间隔的第 1 至第 16 电平的电压中的第 1、 第 4、 第 13、 第 16 电平, 在所述选择电路中, 输出以基于所述第 1、 第 1 参考电压 (A、 A) 的对的选 择的输出电压与基于所述第 4、 第 4 参考电压 (D、 D) 的对的选择的输出电压为两端的共计 16 电平的电压。
         在本发明的其他实施方式中, 也可以成为针对最大能够进行 m 的平方个 (m2) 以下 的输出的电压电平, 相邻的至少一组电压电平的间隔和其他相邻的一组电压电平的间隔不 同的构成, 以便具有非线性输入输出特性。
         在本发明的另一实施方式中, 以从能够输出的输出电压的下限到上限规定的输出 电压的范围被分割为互不重叠的多个区间, 按照所述各区间, 设置与各区间对应的、 电压电 平互不相同的至少 2 个参考电压, 在所述区间中, 根据所述多个 (m 个 ) 参考电压, 最大输出 m 的平方个电平的输出电压。
         根据本发明涉及的显示装置的一实施方式, 上述选择电路 12 构成译码器电路, 将 来自生成多个电压电平的灰度等级电压产生电路 14 的多个电压电平作为所述多个参考电 压来接收, 将数字视频数据作为所述选择信号来输入, 上述放大电路 13 构成接收译码器电 路的输出并驱动数据线的驱动电路。
         【实施例】
         以下参照附图详细地说明本发明的实施例。图 1 是用于说明本发明的一实施例涉 及的输出电路的构成的图。参照图 1, 输出电路 11 输入不同的 m 个参考电压, 根据选择信 号, 最大能够输出 m 的平方个电压电平, 输出从其中选择出的电压。输出电路 11 包括选择 电路 12 和放大电路 13( 也称为 “放大器” 或 “amplifier” ), 选择电路 12 输入不同的 m 个 参考电压, 根据选择信号, 可以向 2 个端子 T1、 T2 输出最大 m 的平方个组合电压。关于放大 电路 13, 虽然可以采用可输出将 T1、 T2 的电压内插为 1 ∶ 2 或 2 ∶ 1 的电压的放大器, 但 以下为了方便, 对采用内插为 1 ∶ 2 的放大电路的情况进行说明。
         放大电路 13 针对输出到端子 T1、 T2 的 2 个电压 V(T1)、 V(T2), 根据其电压差, 输 出内分为 1 ∶ 2 的电压。
         图 1 的输出电路 11 在选择信号为多位的数字数据信号时, 可以用作 DAC( 数字模 拟转换器 ), 相对于能够输出的电压电平数, 可以减少输入电压数, 可以节省面积地构成。 作为多个 (m 个 ) 参考电压, 优选供给恒压, 由电压跟随器等的输出供给, 该电压跟随器接收来 自串联设置在第 1、 第 2 电压 ( 基准电压 ) 之间的分压用的电阻串 ( 未图示 ) 的抽头或在该 抽头的分压电压。
         图 2 是表示图 1 所示的放大电路 13 的输入输出特性的输入输出电平对应关系图。
         在图 2 中, 相对于 2 个输入电压 A、 B, 图 1 的放大电路 13 可以输出 Vo1、 Vo2、 Vo3、 Vo4 等 4 个电压电平。若将输入到输入端子 T1、 T2 的电压分别设为 V(T1)、 V(T2), 则在 (V(T1), V(T2)) = (A, B) 时, 放大电路 13 的输出变为将输入电压 A、 B 内分为 1 ∶ 2 的电 压、 即 Vo2, 在 (V(T1), V(T2)) = (B, A) 时, 放大电路 13 的输出变为将输入电压 B、 A 内分 为 1 ∶ 2 的电压、 即 Vo3。在输入到 V(T1)、 V(T2) 的电压相等的情况下 ((V(T1), V(T2)) = (A, A) 或 (B, B)), 图 1 的放大电路 13 的输出变为与输入电压相等的电压 (Vo1 或 Vo4)。而 且, 对于输入到 V(T1)、 V(T2) 的电压相等且放大电路 13 的输出等于输入电压的情况, 由于 此时的 2 个输入电压的电压差为零, 故也可以将等于输入电压的输出电压作为基于电压差 零的 1 ∶ 2 内插电压进行考虑。
         而且, 在放大电路 13 为输出将 T1 与 T2 的电压内分为 2 ∶ 1 的电压的放大器的情 况下, 如图 3 所示, 可知输出 Vo2 与 Vo3 时的输入电压和图 2 的输入电压相反?;蛘?, 也可 以使输入到 T1 与 T2 的电压和图 2 相反。这样, 在放大电路 13 为输出内分为 2 ∶ 1 的电压 的放大器的情况下, 如上所述, 通过使 1 ∶ 2 内插时的 T1 与 T2 的输入电压相反, 从而可以 实现。并且, 即使替换内分比, 放大电路 13 输出的 4 个电压电平的两端 ((V(T1)、 V(T2)) = (A、 A) 及 (B、 B)) 也不会改变。
         以下说明图 1 的放大电路 13 的具体构成。
         图 4 是表示图 1 的放大电路 13 的构成的一例。参照图 4, 该放大电路是在电容器 C1、 C2 中保持 2 个输入电压, 利用其电容耦合来生成内分电压的放大器。具有 : 电压跟随器 A1, 其由在输出端子 Vout 上连接输出端及反相输入端 (-)、 将施加在非反相输入端 (+) 上的 电压输出到输出端子 Vout 的差动放大器构成 ; 开关 SA1、 SB1, 其在输入端子 T1 与电压跟随 器 A1 的非反相输入端 (+) 之间连接为串联形态 ; 开关 SA2、 SB2, 其在输入端子 T2 与电压跟 随器 A1 的非反相输入端 (+) 之间连接为串联形态 ; 电容 C1, 其连接在开关 SA1、 SB1 的连接 点与 GND 之间 ; 电容 C2, 其连接在开关 SA2、 SB2 的连接点与 GND 之间。首先, 若使开关 SB1、 SB2 断开, 使开关 SA1、 SA2 接通, 则供给到输入端子 T1、 T2 的电压通过开关 SA1、 SA2 分别被 储存在电容器 C1、 C2 中, 在接下来的期间内, 若使开关 SA1、 SA2 断开, 使开关 SB1、 SB2 接通, 则在电容器 C1、 C2 之间电荷重新结合, 但通过将电容 C1 与 C2 的电容比预先设定为 2 ∶ 1, 从而电压跟随器 A1 的非反相输入电压变为 (2×V(T1)+V(T2))/3, 即将输入端子 T1 与 T2 的 电压内分为 1 ∶ 2 的电压。因此, 电压跟随器 A1 的输出电压也变为将 T1 与 T2 的电压内分 为 1 ∶ 2 的电压。而且, 如果将电容 C1 与 C2 的电容比设定为 1 ∶ 2, 则输出电压变为将 T1 与 T2 的电压内分为 2 ∶ 1 的电压。
         另外, 作为图 1 的放大电路 13 的其他例子, 可以是图 5 那样的构成。该构成变为 : 在图 22 所示的现有的内插放大部 4100 中, 相当于将差动对设为 3 个的情况, 将端子 T1 固 定连接在 2 个差动对的非反相输入上, 将端子 T2 固定连接在剩下的一个差动对的非反相输 入上的构成。在图 22 所示的构成中, 3 个差动对的非反相输入端中的一个例如固定连接在 端子 T1 上, 其他两个必须可切换连接端子 T1、 T2 的任一个。与图 22 的构成不同, 在图 5 的构成中, 3 个差动对的非反相输入端分别固定连接在输入端子 T1 或输入端子 T2 上。参照 图 5, 具备输出对共同连接在成为负载电路的电流反射镜 ( 由晶体管 110、 111 构成 ) 上的 3 个差动对 ( 差动晶体管对 101、 102 与恒流源 107、 差动晶体管对 103、 104 与恒流源 108、 差 动晶体管对 105、 106 与恒流源 109), 差动对 101、 102 的成为非反相输入与反相输入的晶体 管 101、 102 的栅极连接在端子 T2 与输出端子上, 差动对 103、 104 的非反相输入与反相输入 ( 晶体管 103、 104 的栅极 ) 连接在端子 T1 与输出端子上, 差动对 105、 106 的非反相输入与 反相输入 ( 晶体管 105、 106 的栅极 ) 连接在端子 T1 与输出端子上, 放大器 112 将电流反射 镜 110、 111 与差动对的输出对的连接点电压差动输入, 输出端连接着输出端子。
         在图 5 中, 在以相同尺寸的晶体管构成 3 对差动晶体管对, 将驱动每一个差动对的 电流源 107、 108、 109 也设定为相等的情况下, 可以将 V(T1) 与 V(T2) 内插为 1 ∶ 2 的电压 作为输出电压 Vout 输出。
         另外, 在图 5 中, 在将输入端子 T1 连接到 1 个非反相输入, 将输入端子 T2 连接到 剩下的 2 个非反相输入的情况下, 可以输出将 V(T1) 与 V(T2) 内分为 2 ∶ 1 的电压。
         图 6 是表示图 1 的放大电路 13 的其他构成例的图。参照图 6, 该放大电路构成为 : 在图 5 的构成中, 将驱动 3 个差动对的电流源共用化, 以 1 个共用电流源来驱动 3 个差动对。 该情况下, 虽然输出电压精度稍有降低, 但图 6 的放大电路与图 5 的放大电路同样, 可以输 出将 V(T1)、 V(T2) 内分为 1 ∶ 2 的电压。另外, 同样在将输入端子 T1 连接到 1 个非反相输 入, 将输入端子 T2 连接到剩下的 2 个非反相输入的情况下, 可以输出将 V(T1)、 V(T2) 内分 为 2 ∶ 1 的电压。而且, 在图 6 中, 放大器 112 在成为差动对的共用负载电路的电流反射镜 110、 111 的输出端 ( 晶体管的漏极 ) 上连接输入端, 输出端连接着输出端子。
         并且, 图 4 至图 6 所示的放大电路, 只不过是表示一例, 本发明的放大电路当然不 限于该构成。即, 在本发明中, 当然只要是能够输出将 V(T1)、 V(T2) 内分为 1 ∶ 2 的电压的 放大电路, 采用任意的电路构成都可以。
         接着, 对采用了具有图 2 的输入输出特性的放大电路 13 的 DAC( 数字模拟转换器, 图 1) 进行说明。放大电路 13 并未限于图 4 至图 6 的构成, 可以采用具有图 2 的输入输出 特性的任意放大器。
         首先, 对选择 2 个输入电压 A、 B 后输入到第 1、 第 2 输入端子 T1、 T2, 并输出 4 个电 压电平 (Vo1 ~ Vo4) 的译码器进行说明。
         图 7 是表示通过 2 位数据 D1、 D0 来控制图 2 对应的 2 个输入电压 A、 B 向输入端 子 T1、 T2 的 4 种输入控制 ( 选择 ) 的 2 位数据输入译码器的输入输出对应关系的图。将输 入电压 A、 B 分别设定为等间隔的第 1 至第 4 电压电平中的第 1 与第 4 电压电平。虽然没有 图示图 3 所对应的 2 位数据输入译码器的输入输出对应关系, 但只需调换图 7 的 V(T1) 与 V(T2) 即可。
         图 8 是表示可以实现图 7 的控制的 2 位译码器 (Nch) 的电路构成的一例的图。参 照图 8, 该译码器电路具备 : 晶体管开关 301、 302, 其分别连接在电压 A( 电压 A 的供给端子 ) 与端子 T1、 T2 之间, 并分别向控制端子输入数据位信号 D1B、 D0B ; 晶体管开关 303、 304, 其分 别连接在电压 B( 电压 B 的供给端子 ) 与端子 T1、 T2 之间, 并分别向控制端子输入数据位信 号 D1、 D0 ; 在 (D1, D0) = (0, 0)、 (0, 1)、 (1, 0)、 (1, 1) 时, 导通的晶体管对变为 (301、 302)、 (301、 304)、 (303、 302)、 (303、 304), 如图 7 所示, 向端子 T1、 T2 传输 (A, A)、 (A, B)、 (B, A)、(B, B)。 图 8 所示的译码器仅由 2 个输入电压和 4 个晶体管构成。 一般的 2 位译码器 (Nch) 需要 4 个输入电压和至少 6 个晶体管, 即使与此相比, 图 8 的译码器也成为非常简单的构 成。而且, 各位信号 (D1、 D0) 及其反相信号的顺序可以是任意的。另外, 对于 Pch 译码器, 虽然未图示, 但在 Nch 译码器中通过将数字数据反相输入的构成 ( 将 DX 设为 DXB, 将 DXB 设 为 DX( 图 7 中 X = 0, 1)) 而简单地实现。
         图 9 是表示采用了图 8 所示的译码器电路与图 5 的差动放大器的 2 位 DAC 的输出 波形的图。 在图 9 中示出 : 使 2 位数据 (D1, D0) 在一定期间顺次变化为 (0, 0) → (0, 1) → (1, 0) → (1, 1) 时的、 端子 T1、 T2 的电压 V(T1)、 V(T2) 及差动放大器的输出电压 Vout 的输出 波形。输入电压 A、 B 设为 A = 4.9V、 B = 5.2V, 输出电压的各电平以 0.1V 的电压差设定。 根据图 9, 可以确认 : 根据 2 位数据, 可以高精度地输出 0.1V 间隔的 4 个电平 (4.9V、 5.0V、 5.1V、 5.2V)。
         接着, 对本发明涉及的 4 位 DAC 的实施例进行说明。放大电路 13 在即使增大提供 给端子 T1、 T2 的 2 个输入电压的电压差、 也能进行高精度输出的情况下, 通过不仅进行最邻 近的电平间的输入电压之间的内插, 也进行与 2 个相邻或 3 个相邻的输入电压的内插, 从而 能够进行输出电平扩展。若利用该原理, 则最大能够进行输入电压数的平方个输出。其中, 放大电路 13 优选可以输出将输入到端子 T1、 T2 的电压 V(T1)、 V(T2) 内分为 1 对 2 或 2 对 1 的内插 ( 内分 ) 电压。
         图 10 是表示能向图 1 的放大电路 13 输入的输入电压数 m 为 4 个 (m = 4) 时的输 入输出电平对应的一例的图。该图 10 是采用了将输入到端子 T1、 T2 的电压 V(T1)、 V(T2) 内插输出为 1 对 2 的放大电路 13 时的例子。
         如图 10 所示, 通过将 4 个输入电压 A、 B、 C、 D 选择输入到输入端子 T1、 T2, 从而最 大可以输出作为输入电压数 m = 4 的平方个的 16 个电压电平 (Vo1 ~ Vo16)。而且, 在放 大电路 13 构成为输出将输入到端子 T1、 T2 的电压 V(T1)、 V(T2) 内分为 1 对 2 的内插 ( 内 分 ) 电压的情况下, 可以将 16 个输出电压设为等间隔。其中, 此时, 输入电压 A、 B、 C、 D分 别设定为第 1(Vo1)、 第 4(Vo4)、 第 13(Vo13)、 第 16(Vo16) 电压电平。而且, 在放大电路 13 输出将输入到端子 T1、 T2 的电压 V(T1)、 V(T2) 内分为 2 对 1 的电压的构成中, 在图 10 中调 换 T1 与 T2。
         图 11 是表示 4 位 DAC 的输入输出特性的输入输出电平对应关系图。参照图 11, 对将 4 个输入电压 A、 B、 C、 D 选择输入到输入端子 T1、 T2, 输出 4 个输入电压的平方个的 16 C、 D 向输入端子 T1、 T2 的 16 种输入选择, 个电压电平的 DAC 进行说明。4 个输入电压 A、 B、 由 4 位数据 D3、 D2、 D1、 D0 来控制。而且, 图 11 的电平编号可以对应于图 10 的电压电平 (Vo1 ~ Vo16)。另外, 放大电路 13 也能输出将输入到端子 T1、 T2 的电压 V(T1)、 V(T2) 内分 为 1 对 2 的内插 ( 内分 ) 电压, 使 16 个输出电压等间隔。
         而且, 将第 1 至第 4 参考电压 A、 B、 C、 D 分别设定为第 1、 第 4、 第 13、 第 16 电平, 选 择电路 12 根据 4 位的选择信号 D3、 D2、 D1、 D0, 可以将 :
         (01) 第 1、 第 1 参考电压 (A、 A)、 (02) 第 1、 第 2 参考电压 (A、 B)、 (03) 第 2、 第 1 参考电压 (B、 A)、(04) 第 2、 第 2 参考电压 (B、 B)、
         (05) 第 1、 第 3 参考电压 (A、 C)、
         (06) 第 1、 第 4 参考电压 (A、 D)、
         (07) 第 2、 第 3 参考电压 (B、 C)、
         (08) 第 2、 第 4 参考电压 (B、 D)、
         (09) 第 3、 第 1 参考电压 (C、 A)、
         (10) 第 3、 第 2 参考电压 (C、 B)、
         (11) 第 4、 第 1 参考电压 (D、 A)、
         (12) 第 4、 第 2 参考电压 (D、 B)、
         (13) 第 3、 第 3 参考电压 (C、 C)、
         (14) 第 3、 第 4 参考电压 (C、 D)、
         (15) 第 4、 第 3 参考电压 (D、 C)、
         (16) 第 4、 第 4 参考电压 (D、 D)
         对的任一个供给到放大电路 13 的第 1、 第 2 端子 T1、 T2。并且, 在放大电路 13 的 内分比为 1 ∶ 2 时, 第 1 端子电压 V(T1) 的 2 倍与第 2 端子电压 V(T2) 之和等于输出电压 Vout 的 3 倍, 能够输出第 1 至第 16 电压电平。
         还有, 在放大电路 13 的内分比为 2 ∶ 1 时, 通过将端子 T1 与 T2 的输入电压设定 为与上述相反, 从而可以得到完全相同的输出。此时, 第 1 端子电压 V(T1) 与第 2 端子电压 V(T2) 的 2 倍之和等于输出电压 Vout 的 3 倍, 能够输出第 1 至第 16 电压电平。
         图 12 是表示实现图 11 所例示的控制的 4 位译码器 (Nch) 的构成的一例的图。参 照图 12, 在该译码器中, 是分为高位 2 位 (D3、 D2) 和低位 2 位 (D1、 D0), 将低位 2 位相对于 高位 2 位共有化并削减了晶体管数的构成。在图 12 所示的例子中, 可以由 4 个输入电压与 12 个晶体管 401 ~ 412 来构成 ( 在图 32 的构成中为 4 个输入电压与 16 个晶体管 401 ~ 416)。而且, 各位信号 D3、 D2、 D1、 D0 及其反相信号的顺序可以是任意的。
         参照图 12, 该译码器电路 ( 选择电路 ) 备有 :
         连接在第 1 参考电压 (A : 电平 1) 与所述第 1 端子 T1 之间, 并将 D1B 与 D3B 分别 输入到控制端子的第 1 及第 2 开关 401、 402 ;
         连接在第 1 参考电压 A 与第 2 端子 T2 之间, 并将 D0B 与 D2B 分别输入到控制端子 的第 3 及第 4 开关 403、 404 ;
         连接在第 2 参考电压 (B : 电平 4) 与第 1 端子 T1 之间, 并将 D1 与 D3B 分别输入到 控制端子的第 5 及第 6 开关 405、 406 ;
         连接在第 2 参考电压 B 与第 2 端子 T2 之间, 并将 D0 与 D2B 分别输入到控制端子 的第 7 及第 8 开关 407、 408 ;
         连接在第 3 参考电压 (C : 电平 13) 与第 1 及第 2 开关 401、 402 的连接点之间, 并 将 D3 输入到控制端子的第 9 开关 409 ;
         连接在第 3 参考电压 C 与第 3 及第 4 开关 403、 404 的连接点之间, 并将 D2 输入到 控制端子的第 10 开关 410 ;
         连接在第 4 参考电压 (D : 电平 16) 与第 5 及第 6 开关 405、 406 的连接点之间, 并 将 D3 输入到控制端子的第 11 开关 411 ;连接在第 4 参考电压 D 与所述第 7 及第 8 开关 407、 408 的连接点之间, 并将 D2 输 入到控制端子的第 12 开关 412。即, 晶体管的数为 401 ~ 412 的共计 12 个。
         图 13 是表示图 12 的另一变形例的图, 是分为高位 2 位 (D3、 D2) 与低位 2 位 (D1、 D0), 将高位 2 位相对于低位 2 位共有化来削减晶体管数的构成。参照图 13, 备有 :
         连接在第 1 参考电压 A( 电平 V1) 与第 1 端子 T1 之间, 并将 D1B 与 D3B 分别输入 到控制端子的第 1 及第 2 开关 401、 402 ;
         连接在第 1 参考电压 A 与第 2 端子 T2 之间, 并将 D0B 与 D2B 分别输入到控制端子 的第 3 及第 4 开关 403、 404 ;
         连接在第 2 参考电压 B( 电平 V4) 与所述第 1 及第 2 开关 401、 402 的连接点之间, 并将 D1 输入到控制端子的第 5 开关 405 ;
         连接在第 2 参考电压 B 与所述第 3 及第 4 开关 403、 404 的连接点之间, 并将 D0 输 入到控制端子的第 6 开关 406 ;
         连接在第 3 参考电压 C( 电平 V13) 与第 1 端子 T1 之间, 并将 D1B 与 D3 分别输入 到控制端子的第 7 及第 8 开关 407、 408 ;
         连接在第 3 参考电压 C 与第 2 端子 T2 之间, 并将 D0B 与 D2 分别输入到控制端子 的第 9 及第 10 开关 409、 410 ;
         连接在第 4 参考电压 D( 电平 V16) 与第 7 及第 8 开关 407、 408 的连接点之间, 并 将 D1 输入到控制端子的第 11 开关 411 ;
         连接在第 4 参考电压 D 与所述第 9 及第 10 开关 409、 410 的连接点之间, 并将 D0 输入到控制端子的第 12 开关 412。该情况下晶体管数也为 12 个。
         这样, 作为译码器的电路构成, 各种各样的构成是可能的, 由于其构成不同, 晶体 管数也稍有不同。但是, 无论何种构成, 都成为 : 经由将 D1B 与 D3B 分别输入到控制端子的 2 个开关连接第 1 参考电压 A 与第 1 端子 T1 之间 ; 经由将 D0B 与 D2B 分别输入到控制端子 的 2 个开关连接第 1 参考电压 A 与第 2 端子 T2 之间 ;
         经由将 D1 与 D3B 分别输入到控制端子的 2 个开关连接第 2 参考电压 B 与第 1 端 子 T1 之间 ;
         经由将 D0 与 D2B 分别输入到控制端子的 2 个开关连接第 2 参考电压 B 与第 2 端 子 T2 之间 ;
         经由将 D1B 与 D3 分别输入到控制端子的 2 个开关连接第 3 参考电压 C 与第 1 端 子 T1 之间 ;
         经由将 D0B 与 D2 分别输入到控制端子的 2 个开关连接第 3 参考电压 C 与第 2 端 子 T2 之间 ;
         经由将 D1 与 D3 分别输入到控制端子的 2 个开关连接第 4 参考电压 D 与第 1 端子 T1 之间 ;
         经由将 D0 与 D2 分别输入到控制端子的 2 个开关连接第 4 参考电压 D 与第 2 端子 T2 之间的构成。在以下的译码器的说明中, 以晶体管数较少的代表性构成为例进行说明。 而且, 与参照图 12、 图 13 说明的 4 位译码器的变形例同样, 即使在以下所说明的本发明的多 位译码器的代表性构成中, 也可以成为与经由将选择用信号输入到控制端子的多个开关来 连接规定的参考电压与规定的端子 (T1 或 T2) 的构成相同的变形例。在相同的 4 位译码器中, 如果与图 24 所示的现有的译码器 ( 图 21 的译码器 984 的具体例 ) 相比, 则图 12、 图 13 不仅可以削减输入电压数 ( 参考电压的个数 ), 构成译码器 电路的晶体管数也在相对于图 24 的 30 个而在图 12、 图 13 所示的构成中仅有 12 个的状况, 被大幅度削减, 可以实现节省面积化。
         即使对于 4 位以上的数据输入的译码器, 同样也可以说节省面积的效果高。因此, 通过采用本发明, 从而可以大幅度简化译码器并能进行节省面积化。
         图 14 是表示 : 在图 1 的数字模拟转换器 (DAC) 中, 作为选择电路 12 采用图 12、 图 13 所示的译码器电路, 作为放大电路 13 采用图 5 所示的差动放大器的 4 位 DAC 的输出波形 的图。图 14 是 : 在一定期间内使 4 位数据 D3、 D2、 D1、 D0 顺次变化为 (0, 0, 0, 0) → (0, 0, 0, 1) → (0, 0, 1, 0) →…→ (1, 1, 1, 1) 时的端子 T1、 T2 的电压 V(T1)、 V(T2) 及 DAC 输出电压 Vout 的输出波形。输入电压 A、 B、 C、 D 分别设为 5.00V、 5.06V、 5.24V、 5.30V, 输出电压 Vout 的相邻电平间的电压差设定为 20mV。通过图 14 可以确认 : 根据从 (0, 0, 0, 0) 到 (1, 1, 1, 1) 为止的 4 位数据, 可以高精度地输出从 5.0V 到 5.3V 为止、 20mV 间隔的 16 个电平。
         接下来, 作为本发明的其他实施例, 对 6 位 DAC 的构成进行说明。图 15 是表示本 实施例的 6 位 DAC 的输入输出特性的输入输出电平对应关系的图。在该例中, 就向输入端 子 T1、 T2 选择输入 8 个输入电压 A、 B、 C、 D、 E、 F、 G、 H 中的 2 个 ( 包含相同电压的情况 ), 输出 8 个输入电压的平方个的 64 个电压电平的 DAC 进行说明。8 个输入电压 A、 B、 C、 D、 E、 F、 G、 H 向输入端子 T1、 T2 的 64 种输入选择, 由 6 位数据 D5、 D4、 D3、 D2、 D1、 D0 来控制。而 且, 在放大电路 13 可以输出将输入到端子 T1、 T2 的电压 V(T1)、 V(T2) 内分为 1 对 2 的内插 ( 内分 ) 电压时, 可以使 64 个输出电压等间隔。另外, 此时输入电压 A、 B、 C、 D、 E、 F、 G、 H设 定为第 1、 第 4、 第 13、 第 16 及第 49、 第 52、 第 61、 第 64 电压电平。并且, 在放大电路 13 输 出将输入到端子 T1、 T2 的电压 V(T1)、 V(T2) 内分为 2 对 1 的电压的构成中, 在图 15 中调换 T1 与 T2。
         若将 8 个参考电压 A ~ H 分别设为第 01、 第 04、 第 13、 第 16、 第 49、 第 52、 第 61、 第 64 电平 (V1、 V4、 V13、 V16、 V49、 V52、 V61、 V64), 则选择电路 ( 译码器电路 )12 根据 6 位 的数据信号 ( 选择信号 ), 可以向放大电路 13 的第 1、 第 2 端子 T1、 T2 供给 :
         (01) 第 1、 第 1 参考电压 (A、 A)、
         (02) 第 1、 第 2 参考电压 (A、 B)、
         (03) 第 2、 第 1 参考电压 (B、 A)、
         (04) 第 2、 第 2 参考电压 (B、 B)、
         (05) 第 1、 第 3 参考电压 (A、 C)、
         (06) 第 1、 第 4 参考电压 (A、 D)、
         (07) 第 2、 第 3 参考电压 (B、 C)、
         (08) 第 2、 第 4 参考电压 (B、 D)、
         (09) 第 3、 第 1 参考电压 (C、 A)、
         (10) 第 3、 第 2 参考电压 (C、 B)、
         (11) 第 4、 第 1 参考电压 (D、 A)、
         (12) 第 4、 第 2 参考电压 (D、 B)、
         (13) 第 3、 第 3 参考电压 (C、 C)、(14) 第 3、 第 4 参考电压 (C、 D)、 (15) 第 4、 第 3 参考电压 (D、 C)、 (16) 第 4、 第 4 参考电压 (D、 D)、 (17) 第 1、 第 5 参考电压 (A、 E)、 (18) 第 1、 第 6 参考电压 (A、 F)、 (19) 第 2、 第 5 参考电压 (B、 E)、 (20) 第 2、 第 6 参考电压 (B、 F)、 (21) 第 1、 第 7 参考电压 (A、 G)、 (22) 第 1、 第 8 参考电压 (A、 H)、 (23) 第 2、 第 7 参考电压 (B、 G)、 (24) 第 2、 第 8 参考电压 (B、 H)、 (25) 第 3、 第 5 参考电压 (C、 E)、 (26) 第 3、 第 6 参考电压 (C、 F)、 (27) 第 4、 第 5 参考电压 (D、 E)、 (28) 第 4、 第 6 参考电压 (D、 F)、 (29) 第 3、 第 7 参考电压 (C、 G)、 (30) 第 3、 第 8 参考电压 (C、 H)、 (31) 第 4、 第 7 参考电压 (D、 G)、 (32) 第 4、 第 8 参考电压 (D、 H)、 (33) 第 5、 第 1 参考电压 (E、 A)、 (34) 第 5、 第 2 参考电压 (E、 B)、 (35) 第 6、 第 1 参考电压 (F、 A)、 (36) 第 6、 第 2 参考电压 (F、 B)、 (37) 第 5、 第 3 参考电压 (E、 C)、 (38) 第 5、 第 4 参考电压 (E、 D)、 (39) 第 6、 第 3 参考电压 (F、 C)、 (40) 第 6、 第 4 参考电压 (F、 D)、 (41) 第 7、 第 1 参考电压 (G、 A)、 (42) 第 7、 第 2 参考电压 (G、 B)、 (43) 第 8、 第 1 参考电压 (H、 A)、 (44) 第 8、 第 2 参考电压 (H、 B)、 (45) 第 7、 第 3 参考电压 (G、 C)、 (46) 第 7、 第 4 参考电压 (G、 D)、 (47) 第 8、 第 3 参考电压 (H、 C)、 (48) 第 8、 第 4 参考电压 (H、 D)、 (49) 第 5、 第 5 参考电压 (E、 E)、 (50) 第 5、 第 6 参考电压 (E、 F)、 (51) 第 6、 第 5 参考电压 (F、 E)、 (52) 第 6、 第 6 参考电压 (F、 F)、(53) 第 5、 第 7 参考电压 (E、 G)、
         (54) 第 5、 第 8 参考电压 (E、 H)、
         (55) 第 6、 第 7 参考电压 (F、 G)、
         (56) 第 6、 第 8 参考电压 (F、 H)、
         (57) 第 7、 第 5 参考电压 (G、 E)、
         (58) 第 7、 第 6 参考电压 (G、 F)、
         (59) 第 8、 第 5 参考电压 (H、 E)、
         (60) 第 8、 第 6 参考电压 (H、 F)、
         (61) 第 7、 第 7 参考电压 (G、 G)、
         (62) 第 7、 第 8 参考电压 (G、 H)、
         (63) 第 8、 第 7 参考电压 (H、 G)、
         (64) 第 8、 第 8 参考电压 (H、 H)
         的对的任一个。而且, 放大电路 13 的内分比为 1 ∶ 2 时, 第 1 端子电压 V(T1) 的 2 倍与第 2 端子电压 V(T2) 之和等于输出电压 Vout 的 3 倍, 能够输出第 1 至第 64 电压电平。 并且, 在放大电路 13 的内分比为 2 ∶ 1 时, 通过将图 15 的 T1 与 T2 的输入电压设定为与上 述相反, 从而可以得到完全相同的输出。此时, 第 1 端子电压 V(T1) 与第 2 端子电压 V(T2) 的 2 倍之和等于输出电压 Vout 的 3 倍, 能够输出第 1 至第 64 电压电平。 图 16 是可以实现图 15 的控制的 6 位译码器 (Nch) 的构成例。图 16 是按每 2 位 分为 (D5, D4)、 (D3, D2)、 (D1, D0), 将高位位相对于低位位共有化而削减晶体管数的构成。
         参照图 16, 该译码器电路备有 :
         连接在第 1 参考电压 A(V1) 与第 1 端子 T1 之间, 并将 D1B、 D3B 与 D5B 分别输入到 控制端子的第 1 至第 3 开关 501 ~ 503 ;
         连接在第 1 参考电压 A 与第 2 端子 T2 之间, 并将 D0B、 D2B 与 D4B 分别输入到控制 端子的第 4 至第 6 开关 504 ~ 506 ;
         连接在第 2 参考电压 B(V4) 与第 1 及第 2 开关 501、 502 的连接点之间, 并将 D1 输 入到控制端子的第 7 开关 507 ;
         连接在第 2 参考电压 B 与所述第 4 及第 5 开关 504、 505 的连接点之间, 并将 D0 输 入到控制端子的第 8 开关 508 ;
         连接在第 3 参考电压 C(V13) 与第 2 及第 3 开关 502、 503 的连接点之间, 并将 D1B 与 D3 分别输入到控制端子的第 9 及第 10 开关 509、 510 ;
         连接在第 3 参考电压 C 与第 5 及第 6 开关 505、 506 的连接点之间, 并将 D0B 与 D2 分别输入到控制端子的第 11 及第 12 开关 511、 512 ;
         连接在第 4 参考电压 D(V16) 与第 9 及第 10 开关 509、 510 的连接点之间, 并将 D1 输入到控制端子的第 13 开关 513 ;
         连接在第 4 参考电压 D 与第 11 及第 12 开关 511、 512 的连接点之间, 并将 D0 输入 到控制端子的第 14 开关 514 ;
         连接在第 5 参考电压 E(V49) 与第 1 端子 T1 之间, 并将 D1B、 D3B 与 D5 分别输入到 控制端子的第 15 至第 17 开关 515 ~ 517 ;
         连接在第 5 参考电压 E 与第 2 端子 T2 之间, 并将 D0B、 D2B 与 D4 分别输入到控制
         端子的第 18 至第 20 开关 518 ~ 520 ;
         连接在第 6 参考电压 F(V52) 与第 15 及第 16 开关 515、 516 的连接点之间, 并将 D1 输入到控制端子的第 21 开关 521 ;
         连接在第 6 参考电压 F 与第 18 及第 19 开关 518、 519 的连接点之间, 并将 D0 输入 到控制端子的第 22 开关 522 ;
         连接在第 7 参考电压 G(V61) 与第 16 及第 17 开关 516、 517 的连接点之间, 并将 D1B 与 D3 分别输入到控制端子的第 23 及第 24 开关 523、 524 ;
         连接在第 7 参考电压 G 与第 19 及第 20 开关 519、 520 的连接点之间, 并将 D0B 与 D2 分别输入到控制端子的第 25 及第 26 开关 525、 526 ;
         连接在第 8 参考电压 H(V64) 与第 23 及第 24 开关 523、 524 的连接点之间, 并将 D1 输入到控制端子的第 27 开关 527 ;
         连接在第 8 参考电压 H 与第 25 及第 26 开关 525、 526 的连接点之间, 并将 D0 输入 到控制端子的第 28 开关 528。图 16 所示的构成可以由 8 个输入电压 A ~ H(V1、 V4、 V13、 V16、 V49、 V52、 V61、 V64) 和 28 个晶体管 501 ~ 528 来构成。因此, 如果利用本发明, 则可以 大幅度简化译码器, 能够节省面积。而且, 各位信号 D5、 D4、 D3、 D2、 D1、 D0 及其反相信号的 顺序是任意的。另外, 经由将规定的信号输入到控制端子的多个开关来连接规定的参考电 压与规定的端子 (T1 或 T2) 的构成, 如果与图 16 相同, 则能够进行任意的变更。
         图 17 是表示 : 在图 1 的数字模拟转换器 (DAC) 中, 作为选择电路 12 采用图 16 所 示的译码器电路、 作为图 1 的放大电路 13 采用图 5 的差动放大器的 6 位 DAC 的输出波形的 图。在图 17 中示出 : 在一定期间内使 6 位数据 D5、 D4、 D3、 D2、 D1、 D0 顺次变化为例如 (0, 0, 0, 0, 0, 0) → (0, 0, 0, 0, 0, 1) → (0, 0, 0, 0, 1, 0) → … → (1, 1, 1, 1, 1, 1) 时的端子 T1、 T2 的电压 V(T1)、 V(T2) 及 DAC 输出电压 Vout 的输出电压波形。输入电压 A、 B、 C、 D、 E、 F、 G、 H 分别设为 5.00V、 5.01V、 5.04V、 5.05V、 5.16V、 5.17V、 5.20V、 5.21V, 输出电压 Vout 的相邻 电平间的电压差设定为 3.3mV。通过图 17 可以确认 : 根据 6 位数据, 可以高精度地输出从 5.01V 到 5.21V 为止、 3.3mV 间隔的 64 个电平。
         以上, 对在 2、 4、 6 位的数据输入的 DAC 中, 输出输入电压数的平方个电压电平的情 况进行了说明。而且, 虽然输入电压数 m 可以是任意的, 但在输出等间隔的电压电平的情况 下, 输入电压数优选设定为 m = 2、 4、 8 等 2 的幂乘个 (m = 2 的 K 次方, 其中 K 为 1 以上的 K 整数 )。该情况下, 用 2K 位的数字数据来选择输入电压数 (2 个 ) 的平方个 ( = 4K 个 ) 的 连续的输出电平 ( 第 1 ~ 4K 电平 ), 另外各输入电压设定为下式 (1) 给出的顺序的电平。 (K-1) (K-2)
         {1+a1×4 +a2×4 +a3×4(K-3)+… +aK×4(K-K)}
         … (1)
         其中, 在上式 (1) 中, 系数 a1、 a2、 a3、…取 0 或 3。
         例如, 在 K = 1 时, 输入电压数 m 为 m = 2, 2 个输入电压为连续的 4 个输出电平 (1 电平~ 4 电平 ) 中、 (1+a1) 电平 (a1 = 0, 3)。即, 如图 7 所示, 输入电压 A、 B 为电平 1、 4。
         另外, 在 K = 2 时, 输入电压数 m 为 m = 4, 4 个输入电压变为连续的 16 个输出电 平中的、 {1+a1×4+a2} 电平 (a1、 a2 = 0, 3)。即, 如图 11 所示, 4 个输入电压 A、 B、 C、 D为 电平 1(a1 = a2 = 0)、 电平 4(a1 = 0, a2 = 3)、 电平 13(a1 = 3, a2 = 0)、 电平 16(a1 = a3 = 3)。在 K = 3 时, 输入电压数 m 为 m = 8, 8 个输入电压变为连续的 64 个输出电平中 的、 {1+a1×4+a2×16+a3} 电平 (a1、 a2、 a3 = 0, 3), 系数的组 (a1, a2, a3) = (0, 0, 0)、 (0, 0, 3)、 (0, 3, 0)、 (0, 3, 3)、 (3, 0, 0)、 (3, 0, 3)、 (3, 3, 0)、 (3, 3, 3) 所分别对应的电平 1、 4、 13、 16、 49、 52、 61、 64 变为图 15 所示的输入电压 A ~ H。
         即, 与 2、 4、 6 的 2K 位的数据输入的 DAC( 图 7、 图 11、 图 15) 各自的输入电压的设 定一致。这对于 K = 4 以上也同样成立。
         而且, 即使为 2 的幂乘个以外的输入电压数, 也能进行其平方个输出, 但规则性的 输出电平的设定有些困难。
         通过组合到此为止说明的本发明, 从而可以应用于液晶驱动器用 DAC( 数字模拟 转换器 )。即, 液晶驱动器用 DAC 需要根据 γ 曲线 (curve) 来调节灰度等级电压的间隔。 γ 曲线在中间灰度等级几乎为直线, 但如图 19 所示, 在最高位灰度等级附近或最低位灰度 等级附近倾斜度改变。 因此, 可以设计 : 在灰度等级特性为直线的中间灰度等级中采用输入 电压数 4(16 分割 )、 输入电压数 8(64 分割 ) 的译码器, 在灰度等级特性为曲线的最高位灰 度等级附近或最低位附近采用分割数少的输入电压数为 2( 分割数 4) 的译码器等组合为任 意灰度等级特性曲线的译码器。
         图 18 是对液晶用途等显示装置的数据驱动器适用本发明的构成。参照图 18, 以 上述实施例来构成译码器 12 与放大电路 ( 放大器 )13。锁存地址选择器、 锁存器等电路块 与图 21 同样。在图 18 所示的构成中, 通过将本发明适用于 DAC 整体或中间灰度等级的部 分, 从而即使增加分割数, 也无需变更放大器的构成, 由于可以大幅度削减构成此时的译码 器 12 的晶体管数, 故数据驱动器整体的节省面积化也可以实现。另外, 在灰度等级电压产 生电路 14 中, 生成上述各实施例的参考电压。因此, 即使在灰度等级电压产生电路 14 中也 可以大幅度削减所生成的电压数。
         而且, 灰度等级电压产生电路 14 可以设为将其一部分或全部设置在数据驱动器 的外部的构成。另外, 在将本发明应用于 DAC 的情况下, 希望输入到 1 个区间的多个参考电 压相对于灰度等级值尽量设定为线性。以下对该理由进行说明。例如在图 11 所示的情况 下, 即在参考电压数为 4 个、 输出 16 电平的区间中, 由于 16 个输出电压电平通过参考电压 的运算来生成, 故在相对于灰度等级值而将参考电压设定为线性的情况下, 16 个输出电平 全部为线性。另一方面, 在参考电压没有被设定为线性的情况下, 不仅 16 个输出电平没有 变为线性, 而且根据情况的不同, 成为灰度等级翻转的原因。 这对于显示装置的驱动电路来 说是致命的。由此, 希望参考电压相对于灰度等级值设定为线性。此外, 在液晶数据驱动器 等根据 γ 曲线来进行调整的情况下, 希望灰度等级电压产生电路 14 调整区间两端的电平 所对应的灰度等级电压。若将区间的中间电平所对应的电压设为调整点, 则输入到该区间 的参考电压未被设定为线性, 因此产生上述问题。
         以上, 虽然对本发明涉及的差动放大器及使用其的 DAC 的实施例进行了说明, 但 本发明涉及的差动放大器及 DAC 不止是形成于硅基板上的 LSI 电路, 也能是置换为形成于 玻璃或塑料等绝缘性基板上的没有背面栅极 (back gate) 的薄膜晶体管的构成。
         再者, 采用了本发明涉及的差动放大器及 DAC 的数据驱动器, 可以用作图 20 所示 的液晶显示装置的数据驱动器 980。 具备本发明涉及的差动放大器及 DAC 的数据驱动器 980 通过减小译码器面积, 从而低成本化成为可能, 使用其的液晶显示装置的低成本化也可以实现。而且, 图 20 所示的液晶显示装置也可以构成为, 将数据驱动器 980 作为硅 LSI 单独 地形成后连接在显示部 960 上, 或者也可以采用多晶硅 TFT( 薄膜晶体管 ) 等, 通过形成电 路而在玻璃基板等绝缘性基板上与显示部 960 一体地形成。特别是, 在将数据驱动器与显 示部一体地形成的情况下, 根据本发明, 通过减小数据驱动器的面积, 从而窄框化 ( 缩短显 示部 960 的外周与基板外周的宽度 ) 也成为可能。
         也包含其他方式, 即使对于这种显示装置的数据驱动器的任一个, 通过采用本发 明涉及的差动放大器及 DAC, 从而可以促进显示装置的低成本化或窄框化。例如, 与液晶显 示装置同样, 即使对于向数据线输出多值电平的电压信号后进行显示的有源矩阵驱动方式 的有机 EL 显示器等显示装置, 当然也可以采用本发明涉及的差动放大器。
         用上述实施例说明的差动放大器由 MOS 晶体管构成, 在液晶显示装置的驱动电路 中, 例如也可以由多晶硅构成的 MOS 晶体管 (TFT) 来构成。另外, 在上述实施例中, 虽然示 出适用于集成电路的例子, 但当然也可以适用于分立 (discrete) 元件构成。
         以下, 对本说明书第 7 页第 29 行~第 8 页第 13 行以及第 31 页第 26 行~第 32 页 第 18 行的说明进一步补充。在本发明涉及的数字模拟转换电路中, 在输入电压数 m 为 2 的 K K 幂次方个 (m = 2 , 其中 K 为正整数 )、 输出电压数为 4 个的情况下, 用于选择输出电压的数 字数据信号最小为 2K 位。这是因为可以通过作为二进制的数字数据可以选择的数是用 2 的位数次方来规定的, 即, 2 的 2K 次方为 4K, 从对应于上述输出电压数的情况来看也是容易 理解的。而且, 在上述实施例中, 针对将图 8、 图 12、 图 13、 图 16 说明的数字数据信号在下 面扩展为 2K 位 ( 其中 K 为正整数 ) 的情况, 说明数字数据信号为 2、 4、 6 位时的译码器构成 例。图 30 是表示数字数据信号为 2K 位的本实施例的译码器 ( 选择电路 ) 的构成。
         参照图 30, 该译码器是通过 2K 位的数字数据信号来选择 2 的 K 次方 (2K) 个输入 电压 V(1)、 V(2)、 V(3)、…、 V(2K), 并输出到端子 T1、 T2 的译码器构成。图 30 的译码器由 从第 1 列到第 K 列为止的电路块组构成, 各电路块组由单个或多个电路块 61 构成。电路块 61 构成为 : 在 4 个输入端子 I1 ~ I4 接收电压信号, 将根据 2 位信号而选择出的电压信号 由 2 个输出端子 O1、 O2 输出。
         第 1 列电路块组由 2 的 (K-1) 次方个电路块 61 构成。此时, 各电路块 61 分别与 4 个输入端子的 I1 与 I2 及 I3 与 I4 共同连接, 向其 2 个输入端输入第 1 至第 2K 参考电压 (V(1) ~ V(2K)) 的各 2 个。而且, 在各电路块 61 中, 所输入的 2 个参考电压根据数字数据 信号的第 1、 第 2 位信号 D0、 D1 而被选择, 并作为 2 个输出电压信号而被输出到端子 O1、 O2。
         第 2 列电路块组由 2 的 (K-2) 次方个电路块 61 构成。此时各电路块 61 分别向 4 个输入端子 I1 ~ I4 输入第 1 列电路块组的各 2 个电路块 61 的输出电压信号 ( 共计 4 个 )。 并且, 在各电路块 61 中, 所输入的 4 个电压信号根据数字数据信号的第 3、 第 4 位信号 D2、 D3 而被选择, 并作为 2 个输出电压信号而被输出到端子 O1、 O2。
         以下同样, 也可以构成第 3 列以后的电路块组。 而且, 若使用变量 F 来说明, 则第 F 列 (F 为从 3 到 K-1 的正整数 ) 的电路块组由 2 的 (K-F) 次方个电路块 61 构成。此时, 各 电路块 61 分别向 4 个输入端子 I1 ~ I4 输入第 F-1 列电路块组的各 2 个电路块 61 的输出 电压信号 ( 供给 4 个 )。而且, 在各电路块 61 中, 所输入的 4 个电压信号根据数字数据信号 的第 2F-1、 第 2F 位信号 D(2F-2)、 D(2F-1) 而被选择, 并作为 2 个输出电压信号而被输出到 端子 O1、 O2。第 K 列电路块组由 1 个电路块 61 构成。此时电路块 61 向 4 个输入端子 I1 ~ I4 输入第 K-1 列电路块组的 2 个电路块 61 的输出电压信号 ( 共计 4 个 )。并且, 在电路块 61 中, 所输入的 4 个电压信号根据数字数据信号的第 2K-1、 第 2K 位信号 (D(2K-2), D(2K-2)) 而被选择, 并作为 2 个输出电压信号, 经由端子 O1、 O2 而被分别输出到端子 T1、 T2。
         特别是, 在 K = 1 的情况下, 仅构成上述第 1 列的电路块组, 由 1 个电路块 61 构成。 此时, 电路块 61 构成为 : 输入第 1、 第 2 参考电压 V(1)、 V(2), 根据第 1、 第 2 位信号 D0、 D1 进行选择, 并作为 2 个输出电压, 经由端子 O1、 O2 而被分别输出到端子 T1、 T2。而且, 电路 块 61 可以采用图 31 的构成。
         图 31 的电路块 61 是 2 位译码器 (Nch 晶体管 ) 的构成例。参照图 31, 该译码器 由以下部件构成 : 连接在端子 I3、 I1 与端子 O1 之间, 并将数据位信号 DY 及其反相信号 DYB 分别输入到控制端子的晶体管开关 703、 701 ; 连接在端子 I4、 I2 与端子 O2 之间, 并将数据 位信号 DX 及其反相信号 DXB 分别输入到控制端子的晶体管开关 704、 702。并且, 信号 DX、 DY, DY 设为比 DX 还高位的位。
         在图 30 的译码器中, 作为电路块 61, 通过采用图 31 的构成, 从而在 K = 1 时变为 与图 8 同等的构成, 在 K = 2 的情况下变为与图 14 同等的构成。即, 图 30 所示的构成是将 本发明的译码器以节省元件数来实现的译码器构成的一例。
         另外, 在上述实施例中, 说明了作为译码器的构成例, 即使是表示图 8、 图 12、 图 13、 图 16 并具有相同功能的译码器, 有时根据其构成的不同, 晶体管数也不同。此外, 也说 明了可以分别组合多个上述所说明的输入电压数 m 为 2、 4、 8 等 2 的幂次方个且 m 的值相同 的译码器或 m 的值不同的译码器的情况。特别是, 若输出电压数变得非常多, 则根据译码器 的构成情况, 晶体管数也大为不同, 大大地左右译码器的面积, 因此以下对输入电压数非常 多时的译码器构成与晶体管数的关系进行说明。
         图 25 及图 26 是用于说明本发明优选的 2 个不同译码器的构成的图, 是表示图 18 所示的数据驱动器的灰度等级电压产生电路 14 及 1 输出对应的译码器 12 与放大电路 ( 放 大器 )13 的构成的图。
         译码器 12, 作为 1 输出对应的译码器整体或其一部分, 备有 S 个具有输入电压数 2 2 m 和与其对应的 m 个输出电压电平的区间 (m 输出区间 )。将该 S 个区间设为译码器块 12A( 图 25)、 译码器块 12B( 图 26)。而且, 为了使说明容易, 设为在 S 个各区间内输出电压 电平没有重复。即, 图 25 的译码器块 12A 的输入电压设为 (m×S) 个, 与其对应的输出电压 2 电平设为 (m ×S) 个。图 26 的译码器块 12B 的输入电压也设为 (m×S) 个, 与其对应的输 2 出电压电平设为 (m ×S) 个。
         此外, 向译码器块 12A 输入位组 L、 M、 N。向译码器块 12B 也输入位组 L、 M、 N。
         位组 L、 M、 N 是从输入到译码器 12 的数字数据之中选择所需的位也包含重复在内 而被分配的。另外, 参照图 25, (m×S) 个输入电压由灰度等级电压产生电路 14 生成并输入 到译码器块 12A 中。参照图 26, (m×S) 个输入电压由灰度等级电压产生电路 14 生成并输 入到译码器块 12B 中。
         在图 25、 图 26 中, 放大电路 13 放大将输入到端子 T1、 T2 的电压以 1 对 2 或 2 对 1 的内分比内分了的电压后输出。放大电路 13 例如为图 4、 图 5、 图 6 所示的构成。
         首先, 对图 25 的译码器块 12A 的构成进行说明。译码器块 12A 由 : 输入位组 L 的第 1 ~第 S 电路块 41、 输入位组 M 的第 1 及第 2 电路块 42、 输入位组 N 的电路块 43 构成。 在译码器块 12A 中, 第 1 ~第 S 电路块 41 根据位组 L 从每个区间内的 m 个输入电压之中选 择也包含重复在内的 2 个电压。
         第 1 电路块 42 将以第 1 ~第 S 电路块 41 的每一个选择出的 2 个电压的一方电压 ( 共计 S 个 ) 作为输入, 第 2 电路块 42 输入以第 1 ~第 S 电路块 41 的每一个选择出的 2 个 电压的另一方电压 ( 共计 S 个 ), 第 1 及第 2 电路块 42 根据位组 M 从 S 个输入电压之中分 别选择某个区间的 1 个电压。此时, 位组 M 成为从译码器块 12A 的 S 个区间选择上述某一 个区间的位。
         电路块 43 输入第 1 及第 2 电路块 42 的每一个选择出的电压 ( 共计 2 个 ), 根据位 组 N 选择译码器块 12A 的 S 个区间与除此以外的区间, 位组 N 在选择 S 个区间时将 2 个输 入电压分别输出到端子 T1、 T2。
         而且, 作为电路块 41, 根据输入电压数, 可以采用作为上述实施例说明过的图 8、 图 12、 图 13、 图 16、 图 30 等的构成。另外, 作为电路块 42, 可以采用图 24 的淘汰晋级 (tournament) 型译码器等, 可以根据输入电压数来最佳化。
         图 25 的译码器 12 的构成与晶体管数的关系是 : 在 1 区间的输入电压数 m 大、 区间 数 S 小的时候, 成为晶体管数比较少的译码器构成。这是因为 : 电路块 41 的输入电压数 m 越大, 电路块 41 的元件效率 ( 相对于现有的同等电路的元件削减率 ) 变得越高。 接着, 对图 26 的译码器块 12B 的构成进行说明。译码器块 12B 由输入位组 M 的 第 1 ~第 m 电路块 52、 输入位组 L 的电路块 51、 输入位组 N 的电路块 53 构成。在译码器块 12B 中, 第 1 ~第 m 电路块 52 首先从 S 个的各区间输入区间内相同顺序的输入电压 ( 共计 S 个 ), 根据位组 M, 从 S 个输入电压之中分别选择某个区间的 1 个电压。此时, 位组 M 成为 选择译码器块 12B 的 S 个区间中的上述某个区间。
         电路块 51 输入用第 1 ~第 m 的电路块 52 的每一个选择出的电压 ( 共计 m 个 ), 根 据位组 L, 从 m 个输入电压中选择也包含重复在内的 2 个电压。
         进而, 电路块 53 输入由电路块 51 选择出的电压 ( 共计 2 个 ), 根据位组 N, 选择译 码器块 12B 的 S 个区间与除此以外的区间, 在位组 N 选择 S 个区间时, 将 2 个输入电压分别 输入到端子 T1、 T2。
         而且, 电路块 51 根据输入电压数 m, 可以采用图 8、 图 12、 图 13、 图 16、 图 30 等的构 成。另外, 电路块 52 可以采用图 24 的淘汰晋级型译码器, 可以根据输入电压数来最佳化。
         图 26 的译码器 12 的构成与晶体管数的关系也是 : 在 1 区间的输入电压数 m 大且 区间数 S 小的时候成为晶体管数比较少的译码器构成。这是因为 : 电路块 51 的输入电压数 m 越大, 电路块 51 的元件效率变得越高。
         以上, 在图 25 及图 26 中对译码器块 12A 及 12B 的 2 个构成例进行了说明, 但各构 2 成都希望译码器块内的 (m ×S) 个输出电压电平为连续的输出电压电平。
         如果输出电压电平在区间与区间之间变为非连续的情况下, 则按每个连续的区间 分开, 来构成译码器块也是可以的。
         另外, 译码器块内的各区间可以按每个区间而单独设定相邻电压电平间的电压差 ( 在区间内为等间隔 )。
         此外, 在图 25 及图 26 分别示出的例子中, 虽然对某个 m 的值所对应的译码器块
         12A 及 12B 的构成进行了说明, 但在译码器 12 具有 m 的值不同的区间的情况下, 希望按每个 m 的值来构成译码器块。
         再有, 在图 25 的译码器块 12A 中, 在位组 N 的每个位被完全包含于位组 L 及 M 中 的情况下, 也可以省略电路块 43。 这是因为在位组 L 及 M 中已经进行着译码器块间的选择。
         还有, 在图 26 的译码器块 12B 中, 在译码器 12 整体具有多个 m 的值不同的译码器 块的情况下, 在 m 为最大的译码器块中, 在其位组 N 的每一位被全部包含于位组 L 及 M 中的 情况下, 可以省略电路块 53。
         在 m 为最大的译码器块以外的译码器块中无法省略电路块 53 的理由是 : 在 m 小的 译码器块中, 在省略了电路块 53 的情况下, 在电路块 51 中, 会发生意想不到的端子 T1、 T2 间的短路, 有产生误输出的可能性。
         接着, 对图 25 及图 26 的译码器 12 的构成, 示出具体例并更详细地进行说明。
         图 27 是表示本发明的实施例的 DAC 中的输入输出对应的图。虽然没有特别限制, 但在图 27 所示的例子中, 表示 : 输入 8 位数据 (D7 ~ D0), 根据数据来输出 256 个电压电平 的 8 位 DAC 的输入输出对应关系。 电平 1 ~ 256 表示从本发明涉及的放大电路 13 输出的输 出电压电平, 输入电压表示在灰度等级电压产生电路 14 生成并输入到译码器 12 的电压。 另 外, 输入电压对应于规定的输出电压电平, 在对应的输出电压电平的编号前附加记号 V 来 表示。此外, V(T1)、 V(T2) 表示在本实施例的译码器 ( 选择电路 ) 中根据 8 位数据 (D7 ~ D0) 而分别选择输出到端子 T1、 T2 的电压。而且, 输出电压电平表示通过放大电路 13 以 1 对 2 的内分比对分别输出到端子 T1、 T2 的电压 V(T1)、 V(T2) 进行过内分的电压。并且, 在 该例子中, 虽然放大电路 13 设为输出将输出到端子 T1 与 T2 的电压内分为 1 ∶ 2 的电压的 放大电路, 但在将放大电路 13 设为输出内分为 2 ∶ 1 的电压的放大电路时, 如本说明书第 19 页第 12 ~ 18 行所述, 为了使输出到端子 T1、 T2 的电压相反, 只要变更电路块 41 或电路 块 51 即可。在以下的说明中, 为了方便, 将放大电路 13 设为输出将端子 T1 与 T2 的电压 V(T1)、 V(T2) 内分为 1 ∶ 2 的电压的放大电路。
         在本实施例中, 将 256 个输出电平 ( 灰度等级电平 ) 由输入电压数 2、 输出电压电 平数 4 的区间 (4 输出区间 ; m = 2) 和输入电压数 4、 输出电压电平数 16 的区间 (16 输出区 间; m = 4) 两种构成。
         第 1 ~ 32 电压电平由 4 输出区间 ×8 个来构成 ;
         第 33 ~ 224 电压电平由 16 输出区间 ×12 个来构成 ;
         第 225 ~ 256 电压电平由 4 输出区间 ×8 个来构成。
         输入到译码器 12 的输入电压,
         在 4 输出区间中设为各区间的第 1 与第 4 电压电平 ;
         在 16 输出区间中设为各区间的第 1、 第 4、 第 13、 第 16 电压电平。相对于 256 个输 出电平, 输入电压合计为 80 个。
         而且, 在图 27 中, 关于从第 97 到 176 在制作附图时省略了, 但根据规则性是可以 容易地理解的。
         图 28 是根据图 25 来构成实现图 27 的输入输出对应关系的译码器 12 的例子。即 使在图 28 中, 也与图 25 同样地示出图 18 所示的数据驱动器的灰度等级电压产生电路 14 和 1 输出对应的译码器 12 和放大电路 13 的构成。在图 28 中, 译码器 12 由译码器块 12A1、 12A2、 12A3 的 3 个译码器块构成。
         译码器块 12A1 是具有第 1 ~ 32 电压电平所对应的 4 输出区间 8 份的译码器块, 译码器块 12A2 是具有第 225 ~ 256 电压电平所对应的 4 输出区间 8 份的译码器块, 译码器 块 12A3 是具有第 33 ~ 224 电压电平所对应的 16 输出区间 12 份的译码器块。
         而且, 由于 4 输出区间被分为 2 个连续的区间 ( 第 1 ~ 32 电压电平区间与第 225 ~ 256 电压电平区间 ), 故按每个连续区间进行分割来构成译码器块。
         另外, 位组 L、 M、 N 是从输入到译码器 12 的 1 输出对应的 8 位数据信号 (D7 ~ D0) 之中进行选择所需的位也包含重复在内而被分割的。 并且, 8 位数据信号 (D7 ~ D0) 的每一 位都与其反相信号 (D7B ~ D0B) 成对, 但在图中省略反相信号。
         接着, 对图 28 的各译码器块进行说明。译码器块 12A1 是第 1 ~ 32 电压电平所对 应的 4 输出区间的 8 份的译码器块, 在图 25 的译码器块 12A 中, 为 m = 2、 S = 8 的构成。 因此, 译码器块 12A1 由第 1 ~第 8 电路块 41a、 第 1 及第 2 电路块 42a、 电路块 43a 构成。
         在译码器块 12A1 中, 对于第 1 ~第 8 电路块 41a, 向第 1 电路块 41a 输入第 1 ~ 4 电压电平所对应的区间的输入电压 V001 及 V004, 向第 2 电路块 41a 输入第 5 ~ 8 电压电平 所对应的区间的输入电压 V005 及 V008, 以下到第 8 电路块 41a 都是同样的。
         并且, 在各电路块 41a 中, 根据位组 L, 从各区间的 2 个输入电压中选择输出也包 含重复在内的 2 个电压。因此, 位组 L 可以是 2 位, 也可以设为 8 位数据中的 2 位数据 D1、 D0。而且, 各电路块 41a 为与图 7 同样的输入输出对应关系, 可以采用图 8 的构成等。
         此外, 对于第 1 及第 2 电路块 42a, 向第 1 电路块 42a 输入由第 1 ~第 8 电路块 42a 的每一个选择出的 2 个电压的一方电压 ( 共计 8 个 ), 向第 2 电路块 42a 输入由第 1 ~第 8 电路块 41a 的每一个选择出的 2 个电压的另一方电压 ( 共计 8 个 )。
         而且, 在第 1 及第 2 电路块 42a 中, 根据位组 M, 分别从 8 个输入电压中选择输出某 个区间的 1 个电压。此时, 位组 M 为从译码器块 12A1 的 8 个区间选择上述某个区间的位。 因此, 位组 M 可以是 3 位, 可以设为 8 位数据中的 3 位数据 (D4、 D3、 D2)。并且, 各电路块 42a 可以对图 24 所示的淘汰晋级型的构成等进行最佳化来使用。
         再有, 电路块 43a 输入由第 1 及第 2 电路块 42a 的每一个选择出的电压 ( 共计 2 个 )。而且, 在电路块 43a 中, 根据位组 N, 选择译码器块 12A1( 第 1 ~ 32 电压电平所对应 的区间 ) 和除此以外的译码器块, 在位组 N 选择译码器块 12A1 时, 2 个输入电压分别被输出 到端子 T1、 T2。
         在本实施例中, 根据图 27, 译码器块 12A1 的区间和除此以外的选择可以用 D7、 D6、 D5 的 3 位来选择, 位组 N 为 8 位数据中的 3 位数据 D7、 D6、 D5。
         而且, 在 (D7, D6, D5) = (0, 0, 0) 时, 电路块 43a 将 2 个电压分别输出到端子 T1、 T2, 在不为 (0, 0, 0) 时不输出到端子 T1、 T2。
         接下来, 对译码器块 12A2 进行说明。译码器块 12A2 是第 225 ~ 256 电压电平所 对应的 4 输出区间的 8 份的译码器块, 可以成为与译码器块 12A1 同样的构成。
         对于所输入的位组 L、 M、 N, 也可以设为与译码器块 12A1 同样的分配。
         译码器块 12A2 与译码器块 12A1 的不同点仅在于 : 向译码器块的输入电压和电路 块 43a 中的位数据 (D7, D6, D5) 的选择内容。 若具体地说明不同点, 则对于输入电压, 向译码 器块 12A2 中的第 1 电路块 41a 输入第 225 ~ 228 电压电平所对应的区间的输入电压 V225及 V228, 向第 2 电路块 41a 输入第 229 ~ 232 电压电平所对应的输入电压 V229 及 V232, 以 下到第 8 电路块 41a 为止都是同样的。另外, 电路块 43a 中的位数据 (D7, D6, D5) 的选择内 容, 根据图 27, 在 (D7, D6, D5) = (1, 1, 1) 时将 2 个输入电压分别输出到端子 T1、 T2, 而在 (1, 1, 1) 以外时不输出到端子 T1、 T2。
         接着, 对译码器块 12A3 进行说明。译码器块 12A3 是第 33 ~ 224 电压电平所对应 的 16 输出区间的 12 份的译码器块, 在图 25 的译码器块 12A 中, 为 m = 4、 S = 12 的构成。
         因此, 译码器块 12A3 由第 1 ~第 12 电路块 41b、 第 1 及第 2 电路块 42b、 电路块 43b 构成。
         在译码器块 12A3 中, 对于第 1 ~第 12 电路块 41b, 向第 1 电路块 41b 输入第 33 ~ 48 电压电平所对应的区间的 4 个输入电压 V033、 V036、 V045 及 V048, 向第 2 电路块 41b 输 入第 49 ~ 64 电压电平所对应的区间的 4 个输入电压 V049、 V052、 V061、 V064, 以下同样, 对第 12 电路块 41b 输入第 209 ~ 224 电压电平所对应的区间的 4 个输入电压 V209、 V212、 V221、 V224。
         而且, 在各电路块 41b 中, 根据位组 L, 从各区间的 4 个输入电压中选择输出也包含 重复在内的 2 个电压。因此, 位组 L 可以是 4 位, 可以设为 8 位数据中的 4 位数据 (D3, D2, D1, D0)。并且, 各电路块 41b 为与图 11 同样的输入输出对应关系, 可以采用图 12、 图 13 的 构成等。
         此外, 对于第 1 及第 2 电路块 42b, 向第 1 电路块 42b 输入由第 1 ~第 12 电路块 41b 的每个选择出的 2 个电压的一方电压 ( 共计 12 个 ), 向第 2 电路块 42b 输入由第 1 ~ 第 12 电路块 41b 的每一个选择出的 2 个电压的另一方电压 ( 共计 12 个 )。
         并且, 在各电路块 42b 中, 根据位组 M, 从 12 个输入电压中选择输出某区间的 1 个 电压。此时, 位组 M 是从译码器块 12A3 的 12 个区间中选择上述某区间的位。因此, 位组 M 需要 4 位, 设为 8 位数据中的 4 位数据 (D7, D6, D5, D4)。而且, 各电路块 42b 可以对图 24 所示的淘汰晋级型的构成等进行最佳化来使用。
         另外, 电路块 43b 输入由 2 个电路块 42b 的每一个选择出的电压 ( 共计 2 个 )。而 且, 在电路块 43b 中, 根据位组 N, 选择译码器块 12A3( 第 33 ~ 224 电压电平所对应的区间 ) 和除此以外的译码器块, 在位组 N 选择译码器块 12A3 时, 2 个输入电压分别被输出到端子 T1、 T2。
         在图 28 所示的例子中, 译码器块 12A3 和除此以外的选择可以用 D7、 D6、 D5 的 3 位 来选择, 位组 N 为 8 位数据中的 3 位数据 D7、 D6、 D5。
         而且, 在 3 位数据 (D7, D6, D5) = (0, 0, 0)、 (1, 1, 1) 以外时, 选择译码器块 12A3, 电路块 43b 将 2 个输入电压分别输出到端子 T1、 T2。
         并且, 在图 28 中, 可以省略电路块 43b, 也可以构成为将由 2 个电路块 42b 的每一 个选择出的电压 ( 共计 2 个 ) 分别输出到端子 T1、 T2 的构成。这是因为 : 输入到电路块 43b 的 3 位数据 (D7, D6, D5) 包含于输入到电路块 42b 的 4 位数据 (D7, D6, D5, D4), 在电路块 42b 中, 已经进行了译码器块 12A3 与除此以外的选择。
         图 29 是根据图 26 来构成实现图 27 的输入输出对应关系的其他译码器 12 的例子。 即使在图 29 中, 也与图 26 同样, 示出图 18 所示的数据驱动器的灰度等级电压产生电路 14 及 1 输出对应的译码器 12、 放大电路 13 的构成。在图 29 中, 译码器 12 由 8 个第 1 ~ 32 电压电平所对应的 4 输出区间的译码器块 12B1、 8 个第 225 ~ 256 电压电平所对应的 4 输出区间的译码器块 12B2 和 12 个第 33 ~ 224 电压电平所对应的 16 输出区间的译码器块 12B3 的 3 个译码器块构成。而且, 4 输出区间与 图 28 同样, 将连续的区间作为一个整体由 2 个译码器块 12B1、 12B2 来构成。
         另外, 位组 L、 M、 N 是从输入到译码器 12 的 1 输出对应的 8 位数据信号 (D7 ~ D0) 中进行选择所需的位数也包含重复在内而被分配的。
         而且, 8 位数据信号 (D7 ~ D0) 的每一位都与其反相信号 (D7B ~ D0B) 成对, 但在 图中省略反相信号。
         接着, 对图 29 的各译码器块进行说明。译码器块 12B1 是第 1 ~ 32 电压电平所对 应的 4 输出区间的 8 份的译码器块, 在图 26 的译码器块 12B 中, 为 m = 2、 S = 8 的构成。 因此, 译码器块 12B1 由第 1 及第 2 电路块 52a、 电路块 51a、 电路块 53a 构成。
         在译码器块 12B1 中, 对于第 1 及第 2 电路块 52a, 向第 1 电路块 52a 输入 8 个各区 间的区间内第 1 电压电平的输入电压 V001、 V005、 …、 V029( 共计 8 个 ), 向第 2 电路块 52a 输入 8 个各区间的区间内第 4 电压电平的输入电压 V004、 V008、…, V032( 共计 8 个 )。
         并且, 在各电路块 52a 中, 根据位组 M, 分别从 8 个输入电压中选择输出某个区间 的 1 个电压。此时, 位组 M 为从译码器块 12B1 的 8 个区间选择上述某个区间的位。因此, 位组 M 可以是 3 位, 可以设为 8 位数据中的 3 位数据 (D4、 D3、 D2)。并且, 各电路块 42a 可 以对图 24 所示的淘汰晋级型的构成等进行最佳化来使用。
         另外, 电路块 51a 输入由第 1 及第 2 电路块 52a 的每一个选择出的电压 ( 共计 2 个 )。而且, 在电路块 51a 中, 根据位组 L, 从 2 个输入电压中选择输出也包含重复在内的 2 个电压。因此, 位组 L 可以是 2 位, 也可以设为 8 位数据中的 2 位数据 D1、 D0。而且, 电路 块 51a 为与图 7 同样的输入输出对应关系, 可以采用图 8 的构成等。
         此外, 电路块 53a 输入由电路块 51a 选择出的 2 个电压。而且, 在电路块 53a 中, 根据位组 N, 选择译码器块 12B1( 第 1 ~ 32 电压电平所对应的区间 ) 和除此以外的译码器 块, 在位组 N 选择译码器块 12B1 时, 2 个输入电压分别被输出到端子 T1、 T2。
         在本实施例中, 根据图 27, 译码器块 12B1 的区间和除此以外的选择可以用 D7、 D6、 D5 的 3 位来选择, 位组 N 为 8 位数据中的 3 位数据 D7、 D6、 D5。而且, 在 (D7, D6, D5) = (0, 0, 0) 时, 电路块 53a 将 2 个电压分别输出到端子 T1、 T2, 在不为 (0, 0, 0) 时不输出到端子 T1、 T2。
         接下来, 对译码器块 12B2 进行说明。译码器块 12B2 是第 225 ~ 256 电压电平所 对应的 4 输出区间的 8 份的译码器块, 可以成为与译码器块 12B1 同样的构成。对于所输入 的位组 L、 M、 N, 也可以设为与译码器块 12B1 同样的分配。
         译码器块 12B2 与译码器块 12B1 的不同点仅在于 : 向译码器块的输入电压和电路 块 53a 中的位数据 (D7, D6, D5) 的选择内容。若具体地说明不同点, 则对于译码器块 12B2 中的输入电压, 向第 1 电路块 52a 输入译码器块 12B2 的各区间的区间内第 1 电压电平的输 入电压 V225、 V229、…、 V253 等共计 8 个, 向第 2 电路块 52a 输入译码器块 12B2 的各区间 的区间内第 4 电压电平的输入电压 V228、 V232、…、 V256 等共计 8 个。
         另外, 电路块 53a 中的 3 位数据 (D7, D6, D5) 的选择内容, 根据图 27, 在 (D7, D6, D5) = (1, 1, 1) 时, 电路块 53a 将 2 个输入电压分别输出到端子 T1、 T2, 而在 (1, 1, 1) 以外时不输出到端子 T1、 T2。
         接着, 对译码器块 12B3 进行说明。译码器块 12B3 是第 33 ~ 224 电压电平所对应 的 16 输出区间的 12 份的译码器块, 在图 26 的译码器块 12B 中, 为 m = 4、 S = 12 的构成。 因此, 译码器块 12B3 由第 1 ~第 4 电路块 52b、 电路块 51b、 电路块 53b 构成。
         对于译码器块 12B3 的第 1 ~第 4 电路块 52b,
         向第 1 电路块 52b 输入 12 个各区间的区间内第 1 电压电平的输入电压 V033、 V049、…、 V209( 共计 12 个 ) ;
         向第 2 电路块 52b 输入 12 个各区间的区间内第 4 电压电平的输入电压 V036、 V052、…、 V212( 共计 12 个 ) ;
         向第 3 电路块 52b 输入 12 个各区间的区间内第 13 电压电平的输入电压 V045、 V061、…、 V221( 共计 12 个 ) ;
         向第 4 电路块 52b 输入 12 个各区间的区间内第 16 电压电平的输入电压 V048、 V064、…、 V224( 共计 12 个 )。
         而且, 在各电路块 52b 中, 根据位组 M, 分别选择输出 12 个输入电压中的某个区间 的电压 (1 个 )。
         此时, 位组 M 是从译码器块 12B3 的 12 个区间中选择上述某区间的位。因此, 位组 M 需要 4 位, 设为 8 位数据中的 4 位数据 (D7, D6, D5, D4)。而且, 各电路块 52b 可以对图 24 所示的淘汰晋级型的构成等进行最佳化来使用。
         另外, 电路块 51b 输入由第 1 ~第 4 电路块 52b 选择出的电压 ( 共计 4 个 )。
         而且, 在电路块 51b 中, 根据位组 L, 从 4 个输入电压中选择输出也包含重复在内的 2 个电压。因此, 位组 L 可以是 4 位, 可以设为 8 位数据中的 4 位数据 (D3, D2, D1, D0)。并 且, 各电路块 51b 为与图 11 同样的输入输出对应关系, 可以采用图 12、 图 13 的构成等。
         另外, 电路块 53b 输入由电路块 51b 选择出的 2 个电压。而且, 在电路块 53b 中, 根据位组 N, 选择译码器块 12B3( 第 33 ~ 224 电压电平所对应的区间 ) 和除此以外的译码 器块, 在位组 N 选择译码器块 12B3 时, 2 个输入电压分别被输出到端子 T1、 T2。
         在本实施例中, 根据图 27, 译码器块 12B3 的区间和除此以外的选择可以用 D7、 D6、 D5 的 3 位来选择, 位组 N 为 8 位数据中的 3 位数据 D7、 D6、 D5。而且, 在 3 位数据 (D7, D6, D5) = (0, 0, 0)、 (1, 1, 1) 以外时, 电路块 53b 将 2 个输入电压分别输出到端子 T1、 T2。
         并且, 在图 29 所示的构成中, 可以省略电路块 53b。 即, 可以构成为将由电路块 51b 的每一个选择出的 2 个电压分别输出到端子 T1、 T2。这是因为 : 译码器块 12B1、 12B2、 12B3 分别对应于 m = 2、 2、 4, 在 m 最大的译码器块 12B3 中, 输入到电路块 53b 的 3 位数据 (D7, D6, D5) 包含于输入到电路块 52b 的 4 位数据 (D7, D6, D5, D4) 中。由此, 即使省略电路块 53b, 在电路块 52b 中也已经进行了译码器块 12B3 与除此以外的选择, 同时在 m 较小的译码 器块 12B1 或译码器块 12B2 的电路块 51a 中, 可以防止无意识的端子 T1、 T2 间的短路。
         以下对译码器块 12B1 或译码器块 12B2 的电路块 51a 中的无意识的端子 T1、 T2 间 的短路进行说明。而且, 为了使说明容易, 在图 29 中, 假设能够省略输入位组 N 的电路块 53a、 53b。
         此时, 电路块 51a、 51b 的 2 个输出端子分别直接连接到端子 T1、 T2。在此, 作为电 路块 51a, 可以采用图 8 的构成, 电路块 51b 可以分别采用图 12、 图 13 的构成。在图 8 中,有时由于 2 位数据 (D1, D0) 的值, 端子 T1、 T2 短路 ; 在图 12、 图 13 中, 有时由于 4 位数据 (D3, D2, D1, D0) 的值, 端子 T1、 T2 短路。
         参照图 27, 在译码器块 12B1 或 12B2 中, 在 2 位数据 (D1, D0) = (0, 0)、 (1, 1) 时, 在电路块 51a 中 T1 与 T2 短路。
         另一方面, 在译码器块 12B3 中, 在 4 位数据 (D3, D2, D1, D0) = (0, 0, 0, 0)、 (0, 0, 1, 1)、 (1, 1, 0, 0)、 (1, 1, 1, 1) 时, 在电路块 51b 中 T1 与 T2 短路。
         因此, 在译码器块 12B3 中, 即使在上述以外的 4 位数据 (D3, D2, D1, D0) 的值之时, 也有时发生译码器块 12B1 或 12B2 所导致的端子 T1 与 T2 的短路, 产生误输出。例如, 在4 位数据 (D3, D2, D1, D0) = (0, 1, 0, 0) 时, 在译码器块 12B3 中 T1 与 T2 虽然没有短路, 但在 译码器块 12B1 及译码器块 12B2 中, 由于上述 4 位数据中的低位 2 位 (D1, D0) 满足条件, 故 短路。这样, 在图 29 中, 在打算输出第 37 灰度等级 (D7, D6, D5, D4, D3, D2, D1, D0) = (0, 0, 1, 0, 0, 1, 0, 0) 时, 由于不管译码器块 12B3 中的输出电压在 T1 与 T2 不同 (V(T1) = V033 ; V(T2) = V045), 在译码器块 12B1 及译码器块 12B2 中发生短路, 故供给到端子 T1 与 T2 的 电压成为无意识的电压。
         另一方面, 在译码器块 12B1 或译码器块 12B2 中, 译码器块 12B3 的端子 T1 与 T2 的短路所导致的误输出不会产生。这是因为 : 在电路块 51b 中, 端子 T1 与 T2 短路时, 即使 在电路块 51a 中, 也成为端子 T1 与 T2 短路的条件。
         因此, 在具有多个 m 值不同的译码器块的情况下, 为了防止端子 T1 与 T2 的短路而 导致的误输出, 虽然能够省略 m 最大的译码器块的输入位组 N 的电路块, 但需要设置除此以 外的译码器块的输入位组 N 的电路块。
         接着, 对图 28、 图 29 所示的构成中的元件数进行说明。
         在图 28、 图 29 中, 在
         作为电路块 41a、 51a, 采用图 8 的构成 ( 晶体管数 : 4) ;
         作为电路块 41b、 51b, 采用图 12 或图 13 的构成 ( 晶体管数 : 12) ;
         作为电路块 42a、 52a, 采用 8 输入的淘汰晋级型译码器 ( 晶体管数 : 14) ;
         作为电路块 42b、 52b, 采用 12 输入的最佳化过的淘汰晋级型译码器 ( 晶体管数 : 24) 的情况下,
         图 28 的译码器 12 的晶体管数为 276, 图 29 的译码器 12 的晶体管数为 184。
         虽然根据区间的设定, 译码器的元件数不同, 但从上述元件数的比较也可以知道 : 一般来说图 29 的译码器的构成与图 28 的译码器的构成相比, 晶体管数少, 节省面积。
         进一步对本发明的变形例进行说明。在上述说明中, 对图 1 的放大电路 13 输出将 分别选择输出到端子 T1、 T2 的电压 V(T1)、 V(T2) 内插为 1 对 2 的电压的实施例进行说明。 但是, 本发明并不只限于上述构成, 例如也可以构成为从一个端子串行输入 2 个输入电压 V(T1)、 V(T2), 由于可以进一步削减元件数。以下对将 2 个输入电压串行输入到放大电路时 的构成及其效果进行说明。
         图 33 是表示本发明的实施方式的一个构成的图, 是表示采用了串行输入 2 个输入 电压的放大电路的数字模拟转换器 (DAC) 的构成的图。参照图 33, 该 DAC 是根据 2K 位数字 数据, 最大能够输出 4K 个电压电平的 DAC, 构成为包括参考电压产生电路 24、 译码器 22、 数 据输入控制电路 26 和放大电路 23。参考电压产生电路 24 生成 2K 个 (m = 2K) 参考电压 V(1)、 V(2)、…、 V(2K), 并输 K K 入到译码器 22。在参考电压 V(1)、 V(2)、…、 V(2 ) 根据 (1) 式而被设定的情况下, 4 个电 压电平成为各电平等间隔的线性输出。参考电压产生电路 24 例如由向两端供给了规定电 压的电阻串构成, 可以采用从电阻串的各抽头 (tap) 取出电压的构成等。另外, 也可以从各 抽头, 用电压跟随器构成的放大器等进行放大输出。
         数据输入控制电路 26 是在数字数据被并行输入的情况下变换为串行输入的电 路。而且, 在图 33 以后的说明中, 将 2K 位的数字数据信号记为 (B(2K), B(2K-1),…, B3, B2, B1)。这与图 1 ~图 32 中的数字数据 (D(2K-1), D(2K-2),…, D2, D1, D0) 对应。数据 输入控制电路 26 输入 2K 位的数字数据信号 (B(2K), B(2K-1),…, B3, B2, B1), 分为从 MSB 到 LSB 被序列化的 2K 位的数字数据信号的第偶数位信号 (B(2K),…, B4, B2) 的组和第奇 数位信号 (B(2K-1),…, B3, B1) 的组的位组, 根据控制信号 2, 按各位组的 K 位数据进行串 行输出。
         译码器 22 按数据输入控制电路 26 以相同的定时输入的 K 位数据, 从 2K 个参考电 压 V(1)、 V(2)、 …、 V(2K) 中分别选择 1 个, 串行输出到端子 T0。放大电路 23 具备保持串行 输出到端子 T0 的 2 个电压 ( 设为 V(T1)、 V(T2)) 的至少一方电压的电容, 放大输出将 2 个 电压内插为规定比率 (1 对 2) 的电压。该动作控制根据控制信号 1 来进行。
         如上所述, 图 33 的 DAC 是在图 1 中将 2 个电压经由 2 个端子 T1、 T2 而被并行输入 到放大电路 13 的构成, 变更为经由 1 个端子 T0 而被串行输入的构成的 DAC。因此, 参考电 压数或输出电压电平数与上述实施例没有任何变化。但是, 图 33 的译码器 22 由于从图 1 的译码器 12 选择输出到端子 T1、 T2 的任一方所需的晶体管是不需要的, 故元件数变为 1/2, 可以比图 1 的 DAC 节省面积。
         对于图 33 的数据输入控制电路 26、 译码器 22、 放大电路 23 的构成, 以下详细说 明。
         图 34(A) 是表示图 33 的放大电路 23 的构成例的图, 是表示变更了图 4 的构成的 图。图 4 的放大电路通过保持在设定为 2 对 1 的比率的电容 C1、 C2 中的电荷的重新结合, 从而可以放大输出将端子 T1、 T2 的电压 V(T1)、 V(T2) 内插为 1 对 2 的比率的电压。而且, 图 4 的开关 SB1、 SB2 可以仅是其中一方。图 34(A) 是将图 4 的放大电路的端子 T1、 T2 共同 连接而作为端子 T0, 取消了开关 SB1 的构成。
         图 34(B) 是图 34(A) 的放大电路中的 1 数据输出期间 (t1 ~ t3) 中的开关 SA1、 SA2、 SB2 的接通、 断开控制的时间图。在期间 t1, 若接通开关 SA1、 断开开关 SA2、 SB2, 则此 时输入到端子 T0 的电压被保持在电容 C1 中, 若将该电压设为 V(T1), 则由电压跟随器 A1 放 大输出电压 V(T1)。在期间 t2, 若接通开关 SA2、 断开开关 SA1、 SB2, 则此时输入到端子 T0 的电压被保持在电容 C2 中, 将该电压设为 V(T2)。另一方面, 即使开关 SA1 变为断开, 保持 在电容 C1 中的电压 V(T1) 也被继续保持。在期间 t3, 若接通开关 SB2、 断开开关 SA1、 SA2, 则通过保持在电容 C1、 C2 中的电荷的重新结合, 电压跟随器 A1 的非反相输入端子 (+) 的电 压变为将电压 V(T1) 内插为 1 对 2 的比率的电压, 该电压被放大输出。
         即, 图 34(A) 的放大电路是将图 4 的 2 个输入电压 V(T1)、 V(T2) 分别在期间 t1、 t2 串行输入的放大电路。而且, 在调换输入电压 V(T1)、 V(T2) 的输入顺序的情况下, 通过 调换开关 SA1、 SA2 的接通、 断开控制的定时就能够实现。图 35(A) 是表示图 33 的放大电路 23 的其他构成例的图, 是变更了图 5 的构成。 参 照图 35(A), 该放大电路是将图 5 的放大电路的端子 T2 作为端子 T0, 将开关 SW41 连接在端 子 T0、 T1 之间, 将电容 C41 连接在端子 T1 与电源电压 VSS 之间的构成。另外, 放大器 112 能够采用图 5、 图 6 的任一方, 在图 35(A) 中表示采用了图 6 的放大器 112 的构成。其他构 成与图 5 相同。
         图 35(B) 是在图 35(A) 中、 1 数据输出期间 (t1 ~ t2) 中的开关 SW41 的接通、 断 开控制的时间图。在期间 t1, 若接通开关 SW41, 则此时输入到端子 T0 的电压被保持在电容 C41 中, 若将该电压设为 V(T1), 则电压 V(T1) 被输入到差动对 (101, 102)、 (103, 104)、 (105, 106) 的非反相输入端子 ( 晶体管 101、 103、 105 的栅极 ), 电压 V(T1) 作为输出电压 Vout 而 被放大输出。在期间 t2, 若断开开关 SW41, 则此时输入到端子 T0 的电压被输入到差动对 (101, 102) 的非反相输入端子 ( 晶体管 101 的栅极 ), 将该电压设为 V(T2)。另一方面, 向差 动对 (103, 104)、 (105, 106) 的非反相输入端子 ( 晶体管 103、 105 的栅极 ) 直接输入由电容 C41 保持的电压 V(T1)。因此, 在期间 t2, 图 35(B) 变为与图 5 等效, 将电压 V(T1)、 V(T2) 内 插为 1 对 2 的比率的电压作为输出电压 Vout 来输出。
         即, 图 35(A) 所示的构成是将图 5 的 2 个输入电压 V(T1)、 V(T2) 分别在期间 t1、 t2 串行输入的放大电路。而且, 在调换输入电压 V(T1)、 V(T2) 的输入顺序的情况下, 通过 构成为 : 将端子 T1 设为端子 T0, 将开关 SW41 连接在端子 T0、 T2 之间, 将电容 C41 连接在端 子 T2 与电源电压 VSS 之间, 从而能够实现。
         接下来, 对图 33 的数据输入控制电路 26 和译码器 22 的构成进行说明。图 36 是 相对于 2K 位数字数据信号 (B(2K-1), B(2K-2),…, B3, B2, B1) 的数据输入控制电路 26 与 译码器 22 的构成例。
         参照图 36, 数据输入控制电路 26 将 2K 位数字数据并行输入, 按位数据 B(2L-1)、 B(2L)( 其中 L 是 1 到 K 的正数 ) 的每两位成对, 每一对具有 1 个输出端。奇数位的数据 B(2L-1) 的输入端经由开关 821、 823、…、 825 而与输出端连接, 偶数位的数据 B(2L) 的输 入端经由开关 822、 824、…、 826 而与输出端连接。各开关按偶数位组 (B(2K),…, B4, B2) 及奇数位组 (B(2K-1), …, B3, B1), 根据控制信号 2 来控制。从数据输入控制电路 26, 按偶 数位组的 K 位数字数据或奇数位组的 K 位数字数据, 顺次输出到译码器 22。
         译码器 22 可以采用 : 根据来自数据输入控制电路 26 的 K 位数字数据, 从 2K 个参考 电压 (V(1) ~ V(2K)) 向端子 T0 选择输出 1 个电压的任意译码器。在图 36 中虽然省略一部 分, 但示出与图 24 同样的淘汰晋级型译码器的构成。2K 个参考电压根据 (1) 式来设定, 按 K 照电平低的顺序, 从 V(1) 向 V(2 ) 顺次分配。而且, 若将根据偶数位组 (B(2K), …, B4, B2) 的数据而向端子 T0 选择输出的电压设为 V(T1), 将根据奇数位组 (B(2K-1), ..., B3, B1) 的 数据而向端子 T0 选择输出的电压设为 V(T2), 则根据控制信号 2, 向端子 T0 串行输出 2 个 电压 V(T1)、 V(T2)。
         在图 36 所示的构成中, 译码器 22 以偶数位组及奇数位组而被共有, 因此, 不仅是 2K 位的数字数据输入, 也可以设为 K 位的译码器构成, 可以大幅度削减元件数。 在以下说明 这种构成是可能的理由。
         首先, 对 2K 位, 针对 K = 2 的情况进行确认。图 39 是表示图 11 的 4 位数据 (D3, D2, D1, D0) 相对的输入输出电平对应关系的图。图 39 对 4 位数据 (B4, B3, B2, B1) 进行了改写, 另外使电压 A、 B、 C、 D 也与电压电平对应并在电平数上附加记号 V 来表示。参照图 39, 是根据 4 位数据 (B4, B3, B2, B1) 选择输出 16 个电压电平时的输入输出电平对应图。此 时, 参考电压数最小可以为 4 个, 若将这 4 个参考电压分别设为第 1、 第 4、 第 13、 第 16 电平 V01、 V04、 V13、 V16, 则可以将 16 个电压电平设为线性输出。
         另外, 图 40 是表示将图 39 所对应的各参考电压作为电压 V(T1)、 V(T2) 而选择输 出时的位数据的选择条件的图。参照图 40, 电压 V(T1) 的选择根据第偶数个位信号 (B4, B2) 来进行, 电压 V(T2) 的选择根据第奇数个位信号 (B3, B1) 来进行, 选择相同的参考电压 时的各个数据相等。因此, 用第偶数个位信号 (B4, B2) 选择 4 个参考电压时的电路和用第 奇数个位信号 (B3, B1) 选择 4 个参考电压的电路是等效的, 在将各个位信号串行输入的情 况下, 可以共有化选择参考电压的电路。这并未限于 K = 2 的情况, 对于 K 为所有正数的情 况都成立。关于该原理, 以下进行说明。
         如已经说明的, 在输出电压 Vout 是将电压 V(T1)、 V(T2) 内插为 1 对 2 时, 以下的 关系成立。
         Vout = {2·V(T1)+V(T2)}/3… (2)
         另外, 对于 2K 位数据, 根据 2K 个参考电压来进行 4K 个线性电压输出的情况下, 以 K 式 (1) 来设定 2 个参考电压 VREF。将式 (1) 改写为下式 (3)。
         式中, εX = 0, 3
         此外, 在数字数据为 2K 位数据时, 输出电压 Vout 的 1 ~ 4K 电平, 若采用 2K 位的 2 进制 (bK-1, cK-1, bK-2, cK-2,…, b1, c1, b0, c0), 则可以表示为 :
         式中 cX, bX = 0, 1… (4)式中 cX, bX = 0, 1… (5)
         而且, cX、 bX 分别是 2K 位的二进制数的奇数位、 偶数位的各值。另外, 2K 位的二进 K K 制数表示 0 ~ (4 -1), 因此在右边加 1, 可以与左边 Vout 的电平数 1 ~ 4 一致。此外, 式 (5) 的∑的项可以是 K 位的四进制数表述。并且, 相对 cX, bX = 0, 1 的 (cX+2·bX) 的关系为 表 1 所示的关系。
         表1
         bX 0 cX 0 (cX+2·bX) 052102361457 A CN 102361474 0 1 1
         说1 0 1明书1 2 335/37 页但是, 在输出电压 Vout 为将参考电压 V(T1)、 V(T2) 内分 ( 内插 ) 为 1 对 2 的电 压电平时, 式 (2) 成立, 另外参考电压 V(T1)、 V(T2) 用式 (3) 规定。在此, 根据式 (3), 将 V(T1)、 V(T2) 如以下表示。
         式中 βX = 0, 3… (6) 式中 αX = 0, 3… (7) 若将式 (6)、 式 (7) 代入式 (2), 则得到以下的式子。 式中 αX, βX = 0, 3… (8)式 (8) 的∑项表示 K 位的 4 进制数, (αX+2·βX)/3 表示各位的值。相对 αX, βX = 0, 3 的 {(αX+2·βX)/3} 的关系为表 2 所示的关系。
         表2
         βX 0 0 3 3
         αX 0 3 0 3 (αX+2·βX)/3 0 1 2 3在此, 将式 (8) 及表 2 与式 (5) 及表 1 比较, 则可以知道两者处于同等的关系。由 此, V(T1)、 V(T2) 用式 (3) 来规定, 在满足式 (2) 的关系时, Vout 的电压电平可以取 1 ~ 4K 电平, 可以确认基于式 (3) 的参考电压设定是正确的。另外, 通过表 1、 表 2 的比较, 可以导 出以下的关系。
         βX = 3·bX 式中 bX = 0, 1… (9)
         αX = 3·cX 式中 cX = 0, 1… (10)
         若将式 (9)、 式 (10) 代入式 (6)、 式 (7), 则为 :
         式中 bX = 0, 1… (11) 式中 cX = 0, 1… (12) 根据式 (11)、 式 (12), V(T1) 的电平由 Vout 的二进制数表述的偶数位的各值 (bX)来规定, V(T2) 的电平由 Vout 的二进制数表述的奇数位的各值 (cX) 来规定。因此, 表示 : 在输出电压 Vout 为将电压 V(T1)、 V(T2) 外分为 1 对 2 的电压电平的情况下, 电压 V(T1)、 V(T2) 的选择分别根据第偶数个位信号及第奇数个位信号来进行。
         并且, 对 Vout 的二进制数表述与电压 V(T1)、 V(T2) 的关系进行说明。V(T1) 相关 的式 (11) 变形为以下的二进制数表述。
         式中 bX = 0, 1… (13)
         通过式 (4) 与式 (13) 的比较, 在 Vout 的输出电平以二进制数对应, 偶数位用 bX 表 述, 1 位下的奇数位用 cX 表述的情况下, 可以导出与 (bX, cX) 相同的 2 位设为 (bX, bX) 的电 压电平为 V(T1)。
         另外, V(T2) 相关的式 (12) 也同样地变形为二进制数表述。
         式中 cX = 0, 1...(14)
         通过式 (4) 与式 (14) 的比较, 在 Vout 的输出电平以二进制数对应, 偶数位用 bX 表 述, 1 位下的奇数位用 cX 表述的情况下, 可以导出与 (bX, cX) 相同的 2 位设为 (cX, cX) 的电 压电平为 V(T2)。
         例如, 在 4 位数据 (B4, B3, B2, B1) 所对应的 Vout 为 (0, 1, 0, 0) 的情况下, 根据偶 数位的 B4、 B2 的值, V(T1) 为 (0, 0, 0, 0) ; 根据奇数位的 B3、 B1 的值, V(T2) 为 (1, 1, 0, 0), 与图 39 所述的关系一致。
         而且, 对于 V(T1)、 V(T2) 选择相同的参考电压的情况, 根据式 (2) 为 V(T1) = V(T2) = Vout, 根据式 (13)、 式 (14) 可以导出 bX = cX。因此, 在 V(T1)、 V(T2) 选择相同的 参考电压的情况下, 规定 V(T1) 的二进制数表述的偶数位的各值 (bX) 与规定 V(T2) 的奇数 位的各值 (cX) 为相等的关系。例如在图 40 中, 将参考电压 V01 向 V(T1)、 V(T2) 选择输出 的偶数位数据 (B4, B2)、 奇数位数据 (B3, B1) 都处于 (0, 0) 的相等关系, 对于其他参考电压 也同样。
         因此, 在本发明中, 根据偶数位组的数据来选择参考电压的电路和根据奇数位组 的数据来选择参考电压的电路是等效的。因此, 顺次串行输入偶数及奇数位组的数据的图 36 的译码器 22 可以相对各位组共有化。因此, 图 33 的 DAC 可以大幅度削减构成译码器 22 的元件数, 可以节省面积地构成。
         图 37 是本发明的数据驱动器的实施方式的一种, 是将图 33 的 DAC 多输出化的构 成。图 37 是将图 18 的数据驱动器的译码器 12、 放大电路 13、 灰度等级电压产生电路 14 置 换为图 33 的数据输入控制电路 26、 译码器 22、 放大电路 23、 参考电压产生电路 24 的构成。 而且, 在图 37 中, 将数据输入控制电路 26 及译码器 22 合为一体, 用电路 25 来表示。另外, 锁存地址选择器 981 及锁存器 982 可以采用与图 18 同等的部件。
         参考电压产生电路 24 相对于 4K 个输出电平, 生成输出 2K 个参考电压, 相对于多输
         出 DAC 而被共有化。用式 (3) 来设定 2K 个参考电压的每一个时, 各 DAC 的 4K 个输出电平变 为线性的。图 37 的电路 25 可以采用图 36 的构成。放大电路 23 可以采用图 34、 图 35 的构 成。该情况下, 控制信号 1 及控制信号 2 被进行定时控制, 以便 : 在图 34、 图 35 的期间 t1, 偶数位组的数据由数据输入控制电路 26 输出到译码器 22, 将根据其选择的参考电压作为 电压 V(T1) 而输入到放大电路 23 ; 在期间 t2, 奇数位组的数据由数据输入控制电路 26 输出 到译码器 22, 将根据其选择的参考电压作为电压 V(T2) 而输入到放大电路 23。
         而且, 图 37 的各 DAC, 可以将 4K 个输出电平作为 1 块, 由多个块来构成。 该情况下, K 参考电压产生电路 24 也将 2 个参考电压设置块数份, 译码器 22 也根据块数来构成。 并且, 数据输入控制电路 26 相对于由多个块构成的译码器 22 能够共有。各块中的元件数的削减 或节省面积效果与上述是同样的。
         此外, 在图 18 及图 37 中, 参考 ( 灰度等级 ) 电压产生电路 14、 24、 译码器 12、 22、 放 大电路 13、 23 的每一个, 根据参考 ( 灰度等级 ) 电压产生电路生成的电压来规定其电源电 压。另一方面, 数据输入控制电路 26、 锁存地址选择器 981、 锁存器 982 的每一个, 可以与所 述电源电压分别设定, 以节省面积或节省电力为目的, 可以设定为比所述参考 ( 灰度等级 ) 电压产生电路、 译码器、 放大电路的电源电压还低的电源电压。
         这种情况下, 设置电平移动电路。在适用于本发明的情况下, 优选 : 电平移动电路 在图 18 中设置在锁存器 982 与译码器 12 之间, 在图 37 中设置在数据输入控制电路 26 与 译码器 22 之间。
         图 39 是本发明的显示装置的实施方式的一种。 在图 39 中, 数据驱动器 980 是由图 38 的结构所构成的数据驱动器, 以 m( = 2K) 位数据输入来进行线性输出。 在采用线性输出 的数据驱动器的情况下, 在多个线性输出电平中, 通过分配与显示设备 ( 液晶或有机 EL 元 件等 ) 的 γ 特性配合的灰度等级电压, 从而可以输出与显示设备的 γ 特性配合的灰度等 级电压。因此, 数据驱动器具有比显示灰度等级数还多的线性灰度等级数。在图 39 中, 备 有: 用于将显示灰度等级所对应的 n 位数据变换为线性灰度等级所对应的 m(m > n) 位数据 的数据变换表 991 ; 根据其进行数据变换的数据变换电路 990。数据变换表 991 例如优选可 以和液晶的 γ 曲线或液晶、 有机 EL 的 RGB 的特性对应的构成等。数据变换表 991 与数据 变换电路 990 只要是将 m( = 2K) 位数据输入到数据驱动器 980 的构成即可, 如图 39 那样, 与显示控制器 950 链接而具备是简单的。
         以上, 在本发明中, 如在图 33 乃至图 40 中追加说明的, 设置相对于 2K 位数字数 据, 变换为偶数位组及奇数位组的串行输出的数据输入控制电路 26, 另外通过将放大电路 变更为放大输出将时间串行输入的 2 个电压内插为 1 对 2 的电压, 从而可以大幅度削减译 码器的元件数, 可以实现节省面积化。而且, 通过芯片尺寸的减小, 可以实现低成本的数据 驱动器 LSI, 对显示装置的低成本化有很大帮助。此外, 在使用多晶硅 ( 非晶硅 ) 等薄膜半 导体, 一体地形成显示部、 栅极驱动器、 数据驱动器等的显示装置中, 通过数据驱动器的节 省面积化, 从而可以实现窄框化。
         以上虽然根据上述实施例说明了本发明, 但本发明并不只限于上述实施例, 当然 也包括本领域的普通技术人员在本发明的技术方案范围内能够进行的各种变形、 修改等。

    关于本文
    本文标题:输出电路及数字模拟电路以及显示装置.pdf
    链接地址://www.4mum.com.cn/p-5817285.html
    关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们

    [email protected] 2017-2018 www.4mum.com.cn网站版权所有
    经营许可证编号:粤ICP备17046363号-1 
     


    收起
    展开
  • 四川郎酒股份有限公司获第十二届人民企业社会责任奖年度环保奖 2019-05-13
  • 银保监会新规剑指大企业多头融资和过度融资 2019-05-12
  • 韩国再提4国联合申办世界杯 中国网友无视:我们自己来 2019-05-11
  • 中国人为什么一定要买房? 2019-05-11
  • 十九大精神进校园:风正扬帆当有为 勇做时代弄潮儿 2019-05-10
  • 粽叶飘香幸福邻里——廊坊市举办“我们的节日·端午”主题活动 2019-05-09
  • 太原设禁鸣路段 设备在测试中 2019-05-09
  • 拜耳医药保健有限公司获第十二届人民企业社会责任奖年度企业奖 2019-05-08
  • “港独”没出路!“梁天琦们”该醒醒了 2019-05-07
  • 陈卫平:中国文化内涵包含三方面 文化复兴表现在其中 2019-05-06
  • 人民日报客户端辟谣:“合成军装照”产品请放心使用 2019-05-05
  • 【十九大·理论新视野】为什么要“建设现代化经济体系”?   2019-05-04
  • 聚焦2017年乌鲁木齐市老城区改造提升工程 2019-05-04
  • 【专家谈】上合组织——构建区域命运共同体的有力实践者 2019-05-03
  • 【华商侃车NO.192】 亲!楼市火爆,别忘了买车位啊! 2019-05-03
  • 北京单场暂停 微信幸运飞艇计划群 江西多乐彩 平码三中三资料 中国移动棋牌手机版 十三水九界网出品 围棋tv网 幸运飞艇微信群 河北时时彩走势图开奖号码 七星彩规律2076期规律 排三组选378 004期波叔特码 陕西福彩快乐10分选号技巧 十一运夺金遗漏走势 赛车北京pk10官网 象棋开局布阵法