• 四川郎酒股份有限公司获第十二届人民企业社会责任奖年度环保奖 2019-05-13
  • 银保监会新规剑指大企业多头融资和过度融资 2019-05-12
  • 韩国再提4国联合申办世界杯 中国网友无视:我们自己来 2019-05-11
  • 中国人为什么一定要买房? 2019-05-11
  • 十九大精神进校园:风正扬帆当有为 勇做时代弄潮儿 2019-05-10
  • 粽叶飘香幸福邻里——廊坊市举办“我们的节日·端午”主题活动 2019-05-09
  • 太原设禁鸣路段 设备在测试中 2019-05-09
  • 拜耳医药保健有限公司获第十二届人民企业社会责任奖年度企业奖 2019-05-08
  • “港独”没出路!“梁天琦们”该醒醒了 2019-05-07
  • 陈卫平:中国文化内涵包含三方面 文化复兴表现在其中 2019-05-06
  • 人民日报客户端辟谣:“合成军装照”产品请放心使用 2019-05-05
  • 【十九大·理论新视野】为什么要“建设现代化经济体系”?   2019-05-04
  • 聚焦2017年乌鲁木齐市老城区改造提升工程 2019-05-04
  • 【专家谈】上合组织——构建区域命运共同体的有力实践者 2019-05-03
  • 【华商侃车NO.192】 亲!楼市火爆,别忘了买车位啊! 2019-05-03
    • / 21
    • 下载费用:30 金币  

    重庆时时彩一号平台: 编码器输出的内插方法和内插电路.pdf

    关 键 词:
    编码器 输出 内插 方法 电路
      专利查询网所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
    摘要
    申请专利号:

    CN200610110768.X

    申请日:

    2006.08.11

    公开号:

    CN1912549A

    公开日:

    2007.02.14

    当前法律状态:

    终止

    有效性:

    无权

    法律详情: 未缴年费专利权终止IPC(主分类):G01D 5/245申请日:20060811授权公告日:20111012终止日期:20150811|||授权|||实质审查的生效|||公开
    IPC分类号: G01D5/245(2006.01) 主分类号: G01D5/245
    申请人: 三丰株式会社;
    发明人: 桐山哲郎; 小矶隆一; 吉中敏郎
    地址: 日本神奈川县
    优先权: 2005.08.11 JP 233558/05
    专利代理机构: 北京市柳沈律师事务所 代理人: 邵亚丽;李晓舒
    PDF完整版下载: PDF下载
    法律状态
    申请(专利)号:

    CN200610110768.X

    授权公告号:

    |||1912549B||||||

    法律状态公告日:

    2016.09.28|||2011.10.12|||2008.08.20|||2007.02.14

    法律状态类型:

    专利权的终止|||授权|||实质审查的生效|||公开

    摘要

    内插电路将从编码器(40)输出的二相正弦波信号(QA、QB)通过采样保持(S/H)电路(11a、11b)和A/D变换(ADC)电路(12a、12b)进行内插处理,并在用于根据来自外部的数据请求信号RQ输出数据D的编码器输出的内插时,将方向辨别增减计数器(52)配置在二相方波均匀脉冲发生电路(6)附近,同时通过使前述数据请求信号RQ延迟的信号RQ2,锁存并输出数据D。由此,通过降低来自外部的数据请求信号和内插数据的同步误差,使动态精度提高。

    权利要求书

    1: 一种编码器输出的内插方法,用于对从编码器输出的二相正弦波信号 通过采样保持和A/D变换而进行内插处理,并根据来自外部的数据请求信号 输出数据,其特征在于, 将方向辨别增减计数器配置在二相方波均匀脉冲发生电路的附近, 同时通过使所述数据请求信号延迟的信号,锁存并输出数据。
    2: 如权利要求1所述的编码器输出的内插方法,其特征在于, 将所述方向辨别增减计数器配置在与二相方波均匀脉冲发生电路相同的 IC内。
    3: 如权利要求1所述的编码器输出的内插方法,其特征在于, 使所述数据请求信号延迟A/D变换的采样周期的至少2倍。
    4: 一种编码器输出的内插方法,用于对从编码器输出的二相正弦波信号 通过采样保持和A/D变换而进行内插处理,并根据来自外部的数据请求信号 输出数据,其特征在于, 计数从A/D变换的采样开始至数据请求为止的时间, 根据该计数时间而对数据进行插补。
    5: 如权利要求4所述的编码器输出的内插方法,其特征在于, 所述插补为直线插补。
    6: 如权利要求4所述的编码器输出的内插方法,其特征在于, 所述插补为曲线插补。
    7: 一种编码器输出的内插方法,用于对从编码器输出的二相正弦波信号 通过采样保持和A/D变换而进行内插处理,并根据来自外部的数据请求信号 输出数据,其特征在于, 与所述数据请求信号同步,进行A/D变换的采样。
    8: 一种编码器输出的内插电路,用于对从编码器输出的二相正弦波信号 通过采样保持和A/D变换而进行内插处理,并根据来自外部的数据请求信号 输出数据,其特征在于, 将方向辨别增减计数器配置在二相方波均匀脉冲发生电路的附近, 同时设置使所述数据请求信号延迟的延迟电路, 通过该延迟电路的输出,锁存并输出数据。
    9: 一种编码器输出的内插电路,用于对从编码器输出的二相正弦波信号 通过采样保持和A/D变换而进行内插处理,并根据来自外部的数据请求信号 输出数据,其特征在于,在该内插电路中设置有: 计数从A/D变换的采样开始至数据请求为止的时间的计数电路;以及 根据该计数时间而对数据进行插补的插补近似电路。
    10: 一种编码器输出的内插电路,用于对从编码器输出的二相正弦波信 号通过采样保持和A/D变换而进行内插处理,并根据来自外部的数据请求信 号输出数据,其特征在于, 与所述数据请求信号同步,进行A/D变换的采样。

    说明书


    编码器输出的内插方法和内插电路

        【技术领域】

        本发明涉及编码器输出的内插方法和内插电路。特别涉及适合在输出90°相位差的二相正弦波信号的编码器(光电式、磁式、电磁感应式、静电容量式等)和激光测长器中使用的、将由编码器输出的二相正弦波信号通过采样保持和A/D变换而进行内插处理,并根据来自外部的数据请求信号输出数据的编码器输出的内插方法和内插电路。

        背景技术

        在编码器的刻度中形成的格栅的间隔中存在加工限制。因此,为了测量比刻度格栅更细小的间隔,需要进一步细分编码器输出的正弦波信号的相位变化的空间周期而进行内插,因此,以往使用各种内插电路。

        其中之一,有基于A/D变换的方法。在该方法中,由于A/D变换时和信号校正时的运算时间的制约,需要离散地进行A/D变换的采样。这时,如果采样时间大,则对于原点信号或伺服控制等外部触发信号(数据请求信号),不能正确地取得同步,引起位置偏差。

        因此,如申请人在特开平10-132606号公报(以下称为专利文献1)中提出的那样,如图1(对应于专利文献1的图1)所示,对应于编码器(省略图示)输出INA、INB,通过相位角变换电路1的采样保持(S/H)电路11a、11b、A/D变换电路12a、12b、用于生成相位角tan-1(B/A)的查找表(LUT)存储器13、寄存器(REG)14以第一时钟CK1的定时生成相位角PH(也用θ表示),如图2(对应于专利文献1的图3)所示,通过以比第一时钟CK1更高速(在专利文献1中为8倍)的第二时钟CK2进行直线插补,输出二相方波信号OUTA、OUTB(也用QA、QB表示),从而提高动态的精度。在图中,2是数据更新电路,包括:减法器21、绝对值器22、极性检测电路23、限幅器24、极性附加电路25、加法器26、寄存器27,3是包括寄存器31、加法器32、寄存器33的积分电路,4是进位检测电路,5是二相方波发生电路。

        按照该专利文献1的图1所示的内插电路42,如图3(整体结构图)和图4(定时图)所示,即使假设从外部的例如接触探头38输入了触发信号TRG,通过以锁存电路54锁存用于计数二相方波的计时器处理部50的增减计数器52的输出数据D,可以与TRG同步,保持位置而不损害动态的精度。在图3中,44例如是RS485线驱动器,46是电缆,48例如是RS485线接收器。

        但是,(1)由于内插数提高,二相方波的重叠增加,即使是相同发送速度二相方波的频率也增大。而且,(2)存在第一时钟CK1的周期Pck1增大,动态的精度降低的问题。以下进行详细叙述。

        (1)二相方波的输出频率增大

        例如,发送速度v=1m/s,信号间隔λ=20μm的情况下,通过将内插数Ni从200增加到2000,分辨率R从0.1μm提高至0.01μm,但是与此同时,二相方波的边缘间隔Δt从10MHz(=1m/s÷0.1μm)增加到100MHz(=1m/s÷0.01μm)。

        因此,不能利用例如RS422和RS485等传送率为10~40MHz左右的便宜的传送方式。

        作为避免该问题的方法,有将二相方波的增减接收器52的功能与内插电路42一体化的方法。这时,虽然可以确实地避免二相方波的数据传送的问题,但是需要传输具有更多信息的计数器的数据。在数十米的长距离传输中,用并行方式传输数据导致电缆芯数的增大,成本和消耗电流增加,所以已知有如特开2000-337854号公报(以下称为专利文献2)所示的串行数据传输的方式。

        该串行数据传输方式,特别在数值控制(NC)装置中被经常利用,将与来自NC装置的数据请求信号RQ同步的信号例如以起停同步方式进行输出DT。该周期以50~200μs左右被输出。

        这时,为了使控制装置的定位精度提高,对RQ被要求位置数据的动态的精度,需要A/D变换(ADC)的采样时刻的高精度的同步。例如,在发送速度为10mm/s,动态精度为10nm的情况下,要求小于等于1μs的同步精度(10mm/s÷10nm=1μs)。

        (2)ADC采样周期Pck1增大

        另一方面,存在ADC采样周期Pck1的制约。为了进行高内插而增大ADC的位长时,一般来说ADC的变换时间增加。而且,为了使内插精度提高,如在特开平10-311741号公报(以下称为专利文献3)中记载的那样进行二相正弦波的偏移和振幅比的校正时,由于其运算时间采样周期Pck1增加。其结果,采样周期Pck1有时大于前述的同步误差。因此,需要避免该问题从而降低同步误差的方法。

        而且,为了高分辨率而采样位数多的ADC电路时,存在运算时间增加的问题。

        【发明内容】

        本发明是为了解决前述问题点而完成的,课题是通过降低来自外部的数据请求信号和内插数据的同步误差使动态精度提高。

        本发明的编码器输出的内插方法,用于对从编码器输出的二相正弦波信号通过采样保持和A/D变换而进行内插处理,并根据来自外部的数据请求信号输出数据,将方向辨别增减计数器配置在二相方波均匀脉冲发生电路的附近,同时,通过使所述数据请求信号延迟的信号,锁存并输出数据,从而解决前述课题。

        所述方向辨别增减计数器可以配置在与二相方波均匀脉冲发生电路相同的IC内。

        可以使所述数据请求信号延迟A/D变换的采样周期的至少2倍。

        本发明的编码器输出的内插方法,用于对从编码器输出的二相正弦波信号通过采样保持和A/D变换而进行内插处理,并根据来自外部的数据请求信号输出数据,计数从A/D变换的采样开始至数据请求为止的时间,根据该计数时间而对数据进行插补,同样解决前述的课题。

        所述插补可以为直线插补或者曲线插补。

        本发明的编码器输出的内插方法,用于对从编码器输出的二相正弦波信号通过采样保持和A/D变换而进行内插处理,并根据来自外部的数据请求信号输出数据,与所述数据请求信号同步,进行A/D变换的采样,从而解决了前述课题。

        本发明提供一种编码器输出的内插电路,用于对从编码器输出的二相正弦波信号通过采样保持和A/D变换而进行内插处理,并根据来自外部的数据请求信号输出数据,将方向辨别增减计数器配置在二相方波均匀脉冲发生电路的附近,同时,设置使所述数据请求信号延迟的延迟电路,通过该延迟电路的输出,锁存并输出数据。

        本发明还提供一种编码器输出的内插电路,用于对从编码器输出的二相正弦波信号通过采样保持和A/D变换而进行内插处理,并根据来自外部的数据请求信号输出数据,其特征在于,在该内插电路中设置有:计数从A/D变换的采样开始至数据请求为止的时间的计数电路;以及根据该计数时间对数据进行插补的插补近似电路。

        本发明还提供一种编码器输出的内插电路,用于对从编码器输出的二相正弦波信号通过采样保持和A/D变换而进行内插处理,并根据来自外部的数据请求信号输出数据,与所述数据请求信号同步,进行A/D变换的采样。

        按照本发明,即使进行变换时间大的ADC和运算时间长的处理,也可以进行高精度的内插而不损害动态的精度。因此,容易便宜地实现小型化。

        进而,由于可以正确地延迟数据请求信号输入时刻的数据而进行锁存或内插运算,所以可以维持高精度、高分辨率而不增加运算时间。

        本发明的这些和其它新颖的特征和优点可以从以下优选实施方式的详细的描述而变得清楚。

        【附图说明】

        图1是表示申请人在专利文献1中提出的内插电路的结构的电路图。

        图2是表示相同作用的定时图。

        图3是表示包含专利文献1的内插电路的编码器装置的整体结构的电路图。

        图4是相同的定时图。

        图5是表示本发明的第一实施方式的结构的方框图。

        图6是表示第一实施方式的作用的定时图。

        图7是表示本发明的第二实施方式的整体结构的方框图。

        图8是表示第二实施方式的计数电路的结构的方框图。

        图9是表示第二实施方式的作用的定时图。

        图10是表示在第二实施方式中使用的插补近似电路的结构的方框图。

        图11是表示本发明第三实施方式的结构的方框图。

        图12是表示本发明第四实施方式的结构的方框图。

        【具体实施方式】

        参照附图说明优选实施方式,其中所有附图中标记的相同要素具有相同的标号。

        以下,参照附图,详细地说明本发明的实施方式。

        本发明的第一实施方式如图5所示,在具有与图1和图3所示的以往例相同的:编码器40、S/H电路11a、11b、ADC电路12a、12b、LUT存储器13、数据更新电路2、积分电路3、相当于进位检测电路4和二相方波产生电路5的二相方波均匀脉冲生成电路6、方向辨别增减计数器52、锁存电路54的编码器装置中,在ADC12a、12b和LUT13之间,插入与专利文献3相同的进行偏移调整和振幅比调整的校正电路60。

        而且,虽然通常用二相方波传输数据,但是如在之前的课题中叙述的那样,由于高频传输困难,所以在本实施方式中,将方向辨别增减计数器52配置在二相方波均匀脉冲发生电路6附近(或者相同的IC内)。

        然后,设置使数据请求信号RQ进行ADC的采样周期Pck1的2倍延迟的延迟电路62,通过该延迟电路62的输出信号RQ2使锁存电路54动作而锁存数据,将串行数据DT从串行输出电路56经由电缆输出到外部的NC装置等。

        前述延迟电路62由于使定时与二相方波均匀脉冲的延迟时间匹配,所以产生使RQ延迟了2×Pck1的信号RQ2,并作为锁存信号。

        在图6中表示定时图。xn-1、xn、xn+1…表示编码器的位置。n是第一时钟CK1的顺序。此时,在xn-1和xn之间输入了RQ的情况下,通过ADC12a、12b的变换时间,校正电路60的运算和LUT13的tan-1(B/A)的变换,从x至θ产生时间延迟。由于ADC的采样周期Pck1越短动态的精度越高,所以使该延迟时间与Pck1相同。进而,还加上二相方波均匀脉冲发生电路6产生的延迟。因此,在用将RQ延迟2×Pck1的信号RQ2锁存数据时,位置的误差可以最小化。

        在管道(pipeline)型的ADC的情况下,有时由于管道的级数而成为比Pck1大的延迟时间tADC。这时,将ADC的延迟时间和二相方波平均脉冲生成电路的延迟时间(tQUAD=Pck1)相加的时间(tADC+tQUAD)延迟,用信号RQ2锁存数据D就可以。

        接着,详细地说明本发明的第二实施方式。

        本实施方式,如图7所示,取代图5所示的第一实施方式的二相方波均匀脉冲发生电路6和方向辨别增减计数器52,使用CK1→RQ的时间差计数电路70和插补近似电路80。

        前述时间差计数电路70为用于计数图8所示的定时图中表示的CK1和到RQ为止的时间差m的电路,如图9中详细地表示的那样,由增减计数器72和锁存电路74构成。

        这里,增减计数器72用的第三时钟CK3为具有第一时钟CK1的N倍的频率的时钟,N=Pck1/Pck3。因此,通过图9的增减计数器72和锁存电路74,可以生成m。如果N是例如32、64那样的2的幂级数,则可以容易地用位偏移执行除法。

        而且,如图10所示,前述插补近似电路80由寄存器(Z-1)82、加法器84、乘法器86、加法器88构成,如下式所示,产生直线插补的数据。

        〔算式1〕

        D=(θn-1-θn)(m/N)+θn??…(1)

        该数据与第一实施方式相同,从串行输出电路56串行输出。

        按照该第二实施方式,与第一实施方式相比,可以更高速地输出直线近似插补后的位置。

        而且,前述插补近似电路80可以采取图10所示的(1)式的方法,和虽然作为算式等价,但以θn-1为基准的下式的方法中的其中一个。

        〔算式2〕

        D=(θn-θn-1)×{1-(m/N)}+θn-1??…(2)

        或者,虽然更复杂,但是如下式所例示的那样,也可以是牛顿的插补法的、考虑了加速度的2次曲线的插补的方法。

        D=θn-2+(θn-1-θn-2){1+(m/N)}+(1/2)(θn-2θn-1+θn-2){1+(m/N)}(m/N)??…(3)

        该算式(3)也和图10一样,可以由乘法器和加法器构成。

        接着,参照图11说明本发明的第三实施方式。

        本实施方式虽然也具有与第二实施方式相同的时间差计数电路70和插补近似电路80,但是输出波形是总线输出。即,输入来自接触探头38或模仿探头的触发TRG,通过配置在插补近似电路80的出侧的总线I/O电路90,切换例如3位的地址A(2:0),使同步数据D输出16位总线B(15:0)。

        除此之外,全位并行输出等不特别局限于输出的方式,或者不依赖控制周期或探头等同步信号的信号源,可以达到基于位置的直线(1次)插补或者2次插补的同步精度提高的目的。

        另一方面,如图12所示的第四实施方式那样,还考虑使ADC的采样与外部触发(RQ)同步的方法。即,外部触发(RQ)始终输入,如果其满足在一定周期为足够高速的条件,则与外部触发同步而对ADC进行采样就可以。在图中,92a、92b是模拟低通滤波器(LPF),94a、94b是数字滤波器。

        本实施方式由于在ADC的输出中采用了数字滤波器,所以如特开平8-201111号公报和特开2005-77137号公报所示的那样,知道有分辨率提高和内插精度提高的效果。在要利用数字滤波器时,要求ADC的采样周期一定。因此,虽然与外部触发严格同步,并且利用数字滤波器很困难,但是按照本发明,可以得到与TRG同步的输出。而且,也可以省略数字滤波器。

        在前述实施方式中,任何一个都设置校正电路60,所以可进行高精度内插。而且,可以根据要求的内插精度,省略校正电路60。

        而且,可以用LUT以外的方法得到相位角θ(=PH)。

        本技术领域的技术人员应该清楚,上述实施方式仅为表示本发明的原理的应用的例示。本技术领域的技术人员在不脱离本发明的精神和范围的情况下,可以得出多种不同的安排。

        于2005年8月11日提交的包括说明书、附图和权利要求的日本专利申请2005-233558公开的内容被全部在此引用,以供参考。

    关于本文
    本文标题:编码器输出的内插方法和内插电路.pdf
    链接地址://www.4mum.com.cn/p-5785695.html
    关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们

    [email protected] 2017-2018 www.4mum.com.cn网站版权所有
    经营许可证编号:粤ICP备17046363号-1 
     


    收起
    展开
  • 四川郎酒股份有限公司获第十二届人民企业社会责任奖年度环保奖 2019-05-13
  • 银保监会新规剑指大企业多头融资和过度融资 2019-05-12
  • 韩国再提4国联合申办世界杯 中国网友无视:我们自己来 2019-05-11
  • 中国人为什么一定要买房? 2019-05-11
  • 十九大精神进校园:风正扬帆当有为 勇做时代弄潮儿 2019-05-10
  • 粽叶飘香幸福邻里——廊坊市举办“我们的节日·端午”主题活动 2019-05-09
  • 太原设禁鸣路段 设备在测试中 2019-05-09
  • 拜耳医药保健有限公司获第十二届人民企业社会责任奖年度企业奖 2019-05-08
  • “港独”没出路!“梁天琦们”该醒醒了 2019-05-07
  • 陈卫平:中国文化内涵包含三方面 文化复兴表现在其中 2019-05-06
  • 人民日报客户端辟谣:“合成军装照”产品请放心使用 2019-05-05
  • 【十九大·理论新视野】为什么要“建设现代化经济体系”?   2019-05-04
  • 聚焦2017年乌鲁木齐市老城区改造提升工程 2019-05-04
  • 【专家谈】上合组织——构建区域命运共同体的有力实践者 2019-05-03
  • 【华商侃车NO.192】 亲!楼市火爆,别忘了买车位啊! 2019-05-03
  • 中巨奖的征兆 双色球投注技巧 定位独胆规律 双面盘彩票怎么玩 时时彩单双大小 双色球近50期开奖结果 排三不赔钱万能7码 黑龙江时时三星综合走势图 时时彩组六720注号码 11选5任八复式稳赚 稳赚平特二期开一期规律 大乐透基本走势图2000 凤凰凤凰论坛高手资料 pk10计划下载 福彩退机流程 四川时时app下载手机版