• 四川郎酒股份有限公司获第十二届人民企业社会责任奖年度环保奖 2019-05-13
  • 银保监会新规剑指大企业多头融资和过度融资 2019-05-12
  • 韩国再提4国联合申办世界杯 中国网友无视:我们自己来 2019-05-11
  • 中国人为什么一定要买房? 2019-05-11
  • 十九大精神进校园:风正扬帆当有为 勇做时代弄潮儿 2019-05-10
  • 粽叶飘香幸福邻里——廊坊市举办“我们的节日·端午”主题活动 2019-05-09
  • 太原设禁鸣路段 设备在测试中 2019-05-09
  • 拜耳医药保健有限公司获第十二届人民企业社会责任奖年度企业奖 2019-05-08
  • “港独”没出路!“梁天琦们”该醒醒了 2019-05-07
  • 陈卫平:中国文化内涵包含三方面 文化复兴表现在其中 2019-05-06
  • 人民日报客户端辟谣:“合成军装照”产品请放心使用 2019-05-05
  • 【十九大·理论新视野】为什么要“建设现代化经济体系”?   2019-05-04
  • 聚焦2017年乌鲁木齐市老城区改造提升工程 2019-05-04
  • 【专家谈】上合组织——构建区域命运共同体的有力实践者 2019-05-03
  • 【华商侃车NO.192】 亲!楼市火爆,别忘了买车位啊! 2019-05-03
    • / 25
    • 下载费用:30 金币  

    重庆时时彩注数是多少钱: 液晶显示器及其驱动方法.pdf

    摘要
    申请专利号:

    重庆时时彩单双窍门 www.4mum.com.cn CN201210465203.9

    申请日:

    2012.11.16

    公开号:

    CN103377628A

    公开日:

    2013.10.30

    当前法律状态:

    授权

    有效性:

    有权

    法律详情: 授权|||实质审查的生效IPC(主分类):G09G 3/36申请日:20121116|||公开
    IPC分类号: G09G3/36 主分类号: G09G3/36
    申请人: 乐金显示有限公司
    发明人: 洪镇铁; 姜弼盛; 朴万奎; 吴承哲
    地址: 韩国首尔
    优先权: 2012.04.30 KR 10-2012-0045186
    专利代理机构: 北京三友知识产权代理有限公司 11127 代理人: 吕俊刚;刘久亮
    PDF完整版下载: PDF下载
    法律状态
    申请(专利)号:

    CN201210465203.9

    授权公告号:

    ||||||

    法律状态公告日:

    2016.02.10|||2013.11.27|||2013.10.30

    法律状态类型:

    授权|||实质审查的生效|||公开

    摘要

    本发明提供了一种液晶显示器及其驱动方法。LCD装置包括面板、一个或多个选通驱动器IC、时序控制器和源极驱动器IC。选通驱动器IC顺序地驱动面板中形成的多条选通线。时序控制器控制选通驱动器IC。源极驱动器IC根据锁存信号将图像数据从第一锁存器同时传输到第二锁存器,将从第二锁存器传输的图像数据转换为数据电压,并且在源极输出使能信号的下降时间将数据电压输出到面板。

    权利要求书

    权利要求书
    1.  一种液晶显示器(LCD)装置,所述液晶显示器(LCD)装置包括:
    面板;
    一个或多个选通驱动器IC,所述一个或多个选通驱动器IC顺序地驱动形成在所述面板中的多条选通线;
    时序控制器,所述时序控制器控制所述选通驱动器IC;以及
    源极驱动器IC,所述源极驱动器IC根据锁存信号将图像数据从第一锁存器同时传输到第二锁存器,将从所述第二锁存器传输的所述图像数据转换为数据电压,并且在源极输出使能信号的下降时间将所述数据电压输出到所述面板。

    2.  根据权利要求1所述的LCD装置,其中,
    在水平同步信号的消隐时间期间输出所述锁存信号,并且所述锁存信号允许所述图像数据从所述第一锁存器同时传输到所述第二锁存器,
    所述源极输出使能信号在所述水平同步信号的所述消隐时间期间下降,并且允许所述数据电压施加到所述面板,并且
    所述源极输出使能信号在所述锁存信号输出之后输出。

    3.  根据权利要求2所述的LCD装置,其中,所述源极输出使能信号的上升时间设置在就在所述水平同步信号的所述消隐时间之前的显示时段中。

    4.  根据权利要求3所述的LCD装置,所述LCD装置进一步包括电荷共享单元,所述电荷共享单元在所述源极输出使能信号的所述上升时间对所述面板执行电荷共享功能。

    5.  根据权利要求1所述的LCD装置,其中,所述源极驱动器IC包括:
    接收单元,所述接收单元与所述时序控制器通信以接收所述图像数据;
    采样单元,所述采样单元通过使用所述第一锁存器和所述第二锁存器将通过所述接收单元接收的所述图像数据转换为并行数据;
    DAC,所述DAC将从所述采样单元传输的所述图像数据转换为所述数据电压;
    输出缓冲器,所述输出缓冲器将从所述DAC传输的所述数据电压输出到所述面板;
    SOE输出单元,所述SOE输出单元利用通过所述接收单元接收的信息输出所述 源极输出使能信号;以及
    锁存信号输出单元,所述锁存信号输出单元利用通过所述接收单元接收的所述信息输出所述锁存信号。

    6.  根据权利要求5所述的LCD装置,其中,
    所述锁存信号输出单元从所述时序控制器接收所述锁存信号并且输出所述锁存信号,
    所述锁存信号输出单元利用从所述时序控制器接收的信号生成所述锁存信号,或者
    所述锁存信号输出单元利用从所述采样单元输出的信号生成并输出所述锁存信号。

    7.  根据权利要求5所述的LCD装置,其中,所述接收单元包括:
    接收器,所述接收器与所述时序控制器以EPI类型通信以从所述时序控制器接收源极控制数据分组和图像数据分组;
    分组分离器,所述分组分离器从传输自所述接收器的所述分组分离所述源极控制数据分组和所述图像数据分组,并且从所述图像数据分组提取图像数据以将提取的图像数据传输到所述采样单元;
    时钟分离器,所述时钟分离器从传输自所述接收器的所述分组分离时钟比特;以及
    内部时钟生成器,所述内部时钟生成器利用所述时钟比特生成内部时钟。

    8.  根据权利要求7所述的LCD装置,其中,所述SOE输出单元根据所述内部时钟对从所述分组分离器传输的所述源极控制数据分组进行采样以生成所述源极输出使能信号。

    9.  根据权利要求7所述的LCD装置,其中,所述锁存信号输出单元通过使用寄存器对从构成所述采样单元的移位寄存器单元的最后的移位寄存器输出的信号进行延迟以生成所述锁存信号。

    10.  一种驱动液晶显示器(LCD)装置的方法,所述方法包括:
    在水平同步信号的消隐时间期间输出锁存信号以允许图像数据从第一锁存器同时传输到第二锁存器;
    将从所述第二锁存器传输的所述图像数据转换为数据电压;以及
    在所述消隐时间期间输出所述锁存信号之后执行源极输出使能信号的下降,并且在下降时间将所述数据电压输出到面板。

    11.  根据权利要求10所述的方法,所述方法进一步包括就在所述消隐时间之前的显示时段期间执行所述源极输出使能信号的上升,以及在上升时间对所述面板执行电荷共享功能。

    说明书

    说明书液晶显示器及其驱动方法
    技术领域
    本发明涉及一种液晶显示器(LCD)装置,并且更具体地,涉及一种LCD装置及其驱动方法,其能够防止在源极驱动器IC对面板负载进行充电/放电时由于高电平电压(VDD)与低电平电压(VSS)之间的电源纹波导致出现的垂直线噪声。
    背景技术
    通常,LCD装置利用电场调整液晶的光透射率以显示图像。为此,LCD装置包括其中多个像素以矩阵类型布置的面板和用于驱动面板的驱动电路。
    在面板中,多条选通线和数据线交叉布置,并且在由选通线与数据线之间的各个交叉形成的多个区域中分别形成多个像素。
    驱动电路包括用于驱动选通线的选通驱动器IC、用于驱动数据线的数据驱动器IC以及用于控制选通驱动器IC和数据驱动器IC的时序控制器。选通驱动器IC顺序地将扫描信号(选通信号)提供到选通线,并且因此以一条线为单元顺序地驱动面板的像素。每次选通信号被提供到任何一条选通线时,源极驱动器IC将多个像素电压信号提供到各数据线。LCD装置可以包括至少一个或更多源极驱动器IC和至少一个或更多选通驱动器IC。
    图1是用于描述现有技术的源极驱动器IC的构造和操作的示例性图。图1的(a)示出了源极驱动器IC的内部元件之间的连接状态,并且图1的(b)是用于描述图1的(a)的元件的开关操作的表。在图1的(b)中,充电/共享(C/S)模式是使用电荷共享电压的模式。在C/S模式中,当第三开关SW3被接通时,面板被充电有电荷共享电压C/S。在图1的(b)中,Hi-Z模式是不使用任何电荷共享电压的模式。在Hi-Z模式中,如图1的(b)中所示,第三开关SW3始终保持截断状态。下面,将以C/S模式作为示例来描述现有技术。图2是示出现有技术的源极驱动器IC中的各种信号的波形的图。图3是示出使用嵌入点对点接口(EPI)类型的现有技术的源极驱动器IC中的内部时钟和数据的输出状态的示例性图。
    在现有技术的源极驱动器IC中,如图1和图2中所示,第一锁存器在源极输出使能信号SOE的上升时间将数据传输到第二锁存器,并且在源极输出使能信号SOE的下降时间,源极驱动器IC的输出对面板负载进行充电/放电。
    具体地,当源极输出使能信号SOE上升时,第一开关SW1接通,并且因此,第一锁存器将数据传输到第二锁存器,这时,第三开关SW3接通,并且因此利用电荷共享电压C/S对面板进行充电。当源极输出使能信号SOE下降时,第一开关SW1和第三开关SW3截断并且第二开关SW2接通,并且因此,图像数据被从输出缓冲器(Amp)输出到面板。
    在现有技术的LCD装置中,如上所述,第一开关SW1在源极输出使能信号SOE的上升时间接通,并且第二开关SW2在源极输出使能信号SOE的下降时间接通。因此,如图2中所示,第一开关SW1需要在最后的图像数据之后接通,并且之后,执行电荷共享直到第二开关SW2在自从第一开关SW被接通之后被接通为止。在源极输出使能信号SOE的下降时间,当第二开关SW2被接通时,数据电压被从源极驱动器IC输出到面板。
    然而,如图2中所示,SOE下降时间是下述时间,在该时间,第二开关SW2被接通并且因此源极驱动器IC驱动面板负载,并且因此,在高电平电压VDD与低电平电压VSS之间会出现电源纹波。
    特别地,使用时序控制器和EPI的源极驱动器IC受到电源纹波的极大影响。在使用EPI的源极驱动器IC中,用于生成内部时钟的延迟锁定环(DLL)(其包括在源极驱动器IC中)使用低电压。因此,如图3中所示,高电平电压与低电平电压之间的上述电源纹波极大地影响DLL电路的接地(GND)电压VSS。在DLL电路中,如图3中所示,接地(GND)电压VSS的纹波使内部时钟的相位移位。在该情况下,由于从源极驱动器IC输出的时钟与数据之间的建立/保持时间的不足,在面板的垂直线方向上出现噪声(垂直线噪声)。
    即使在替代EPI而使用其他接口(例如,微型LVDS等等)作为时序控制器与源极驱动器IC之间的接口的源极驱动器IC中,包括在源极驱动器IC中并且使用低电压的电路也会受到上述纹波的影响,在该情况下,会在面板的垂直线方向上出现噪声。
    此外,即使在不使用低电压的电路中,源极驱动器IC的内部元件会受到上述电源纹波的影响,在该情况下,会在面板的垂直线方向上出现噪声。
    本申请要求2012年4月30日提交的韩国专利申请No.10-2012-0045186的优先权,通过引用将其并入这里,如在这里完全阐述一样。
    发明内容
    因此,本发明涉及一种LCD装置及其驱动方法,其基本上避免了由于现有技术的限制和缺陷导致的一个或多个问题。
    本发明的方面涉及提供一种LCD装置及其驱动方法,其通过使用独立于允许图像数据输出到面板的源极输出使能信号(SOE)而驱动的锁存信号允许数据从第一锁存器传输到第二锁存器。
    在随后的描述中将会部分地阐述本发明的额外的优点、目的和特征,并且部分优点、目的和特征对于已经研究过下面所述的本领域技术人员来说将是显而易见的,或者部分优点、目的和特征将通过本发明的实践来知晓??梢酝ü诒旧昵氲乃得魇楹腿ɡ笠约八礁酵贾刑乇鹬赋龅慕峁估词迪趾突竦帽痉⒚鞯哪康暮推渌诺?。
    为了实现这些和其他优点并且根据本发明的目的,如这里具体实施和广泛描述的,提供了一种LCD装置,其包括:面板;一个或多个选通驱动器IC,其顺序地驱动形成在面板中的多条选通线;时序控制器,其控制选通驱动器IC;以及源极驱动器IC,其根据锁存信号将图像数据从第一锁存器同时传输到第二锁存器,将从第二锁存器传输的图像数据转换为数据电压,并且在源极输出使能信号的下降时间将数据电压输出到面板。
    在本发明的另一方面,提供了一种驱动LCD装置的方法,该方法包括:在水平同步信号的消隐时间期间输出锁存信号以允许图像数据从第一锁存器同时传输到第二锁存器;将从第二锁存器传输的图像数据转换为数据电压;以及在消隐时间期间输出锁存信号之后执行源极输出使能信号的下降,并且在下降时间将数据电压输出到面板。
    将理解的是,本发明的前述一般性描述以及下面的详细描述都是示例性和说明性的并且意在提供如权利要求所记载的本发明的进一步的说明。
    附图说明
    附图被包括进来以提供本发明的进一步理解,并且被并入本申请且构成本申请的 一部分,示出了本发明的实施方式,并且与说明书一起用于说明本发明的原理。在附图中:
    图1是用于描述现有技术的源极驱动器IC的构造和操作的示例性图;
    图2是示出现有技术的源极驱动器IC中的各种信号的波形的图;
    图3是示出使用EPI类型的现有技术的源极驱动器IC中的内部时钟和数据的输出状态的示例性图;
    图4是示出根据本发明的实施方式的LCD装置的构造的示例性图;
    图5是示出根据本发明的实施方式的LCD装置的源极驱动器IC中生成的各种波形的示例性图;
    图6是用于描述根据本发明的实施方式的源极驱动器IC的构造和操作的示例性图;
    图7是用于描述根据本发明的实施方式的LCD装置中生成锁存信号的方法的示例性图;
    图8是示出根据本发明的实施方式的使用EPI的LCD装置的构造的示例性图;
    图9是用于描述对应于图8的LCD装置中的时序控制器与源极驱动器IC之间的接口类型的EPI的示例性图;以及
    图10是示出图8的源极驱动器IC的构造的示例性图。
    具体实施方式
    现在将详细参考本发明的示例性实施方式,在附图中示出了其示例。在可能的情况下,将在附图中使用相同的附图标记来表示相同或类似的元件。
    下面将参考附图描述本发明的实施方式。
    图4是示出根据本发明的实施方式的LCD装置的构造的示例性图.
    根据本发明的实施方式的LCD装置包括:面板100,其中多条数据线DL和选通线GL形成为交叉,并且多个薄膜晶体管(TFT)分别形成在由数据线DL与选通线GL之间的各交叉限定的多个像素区域中;一个或多个源极驱动器IC300,其将数据电压提供到面板100的数据线DL;一个或多个选通驱动器IC200,其顺序地驱动面板100的选通线GL;时序控制器400,其控制源极驱动器IC300和选通驱动器IC200;以及伽马参考电压生成器600,其将伽马电压提供到源极驱动器IC300。
    面板被构造有两个玻璃基板,并且液晶被注入到两个玻璃基板之间的间隙中。多个像素分别形成在由数据线DL和选通线GL之间的各交叉限定的多个像素区域中。形成在各像素中的TFT响应于从选通驱动器IC200施加的扫描脉冲将从源极驱动器IC300施加的数据电压提供到形成在对应像素中的像素电极。
    时序控制器400从诸如个人计算机或电视的外部系统接收驱动电压。时序控制器400根据面板100的像素类型对齐从外部系统发送的红色(R)、绿色(G)和蓝色(B)输入视频数据,并且将对齐后的图像数据提供到源极驱动器IC300。时序控制器400利用从外部系统输入的时序信号(包括水平同步信号和垂直同步信号)生成点时钟Dclk和各种控制信号SSP、SSC、SOE、REV、POL、GSC、GOE和GSP,并且利用点时钟和控制信号控制源极驱动器IC300和选通驱动器IC200。在各种控制信号当中,用于控制源极驱动器IC300的控制信号的统称是数据控制信号DCS,并且用于控制选通驱动器IC200的控制信号的统称是选通控制信号GCS。点时钟Dclk和数据控制信号SSP、SSC、SOE、REV和POL被提供到源极驱动器IC300,并且选通控制信号GSP、GSC和SOE被提供到选通驱动器IC200。时序控制器400通过低电压差分信号(LVDS)接口或者晶体管-晶体管逻辑(TTL)接口与外部系统通信以接收时序信号和输入视频数据。
    选通驱动器IC200包括响应于从时序控制器400输入的选通开始脉冲GSP顺序地生成扫描脉冲的移位寄存器和将扫描脉冲的电压移位到适合于驱动液晶盒的电平的电平移位器。然而,在其中选通驱动器IC200安装在面板100上的面板内选通(GIP)类型中,可以利用由时序控制器400生成的诸如选通开始信号VST和选通时钟GCLK的选通控制信号来驱动选通驱动器IC200。选通驱动器IC200可以根据面板100的大小和特性而设置为一个或多个。
    伽马参考电压生成器600生成伽马参考电压并且将伽马参考电压提供到源极驱动器IC300。源极驱动器IC300利用伽马参考电压将图像数据转换为模拟数据电压,并且将数据电压输出到面板100。
    源极驱动器IC300在水平同步信号Hsync的水平消隐时间期间利用锁存信号将图像数据从第一锁存器321传输到第二锁存器322。源极驱动器IC300在水平同步信号Hsync的水平消隐时间中设置源极输出使能信号SOE的下降时间,并且因此允许在水平消隐时间期间开始操作(将数据电压施加到面板100)。为此,源极驱动器IC300 包括:SOE输出单元,其用于输出源极输出使能信号SOE,其上升时间生成于水平同步信号的显示时段中并且下降时间生成于水平同步信号的水平消隐时间中;以及锁存信号输出单元350,用于输出允许数据从第一锁存器321传输到第二锁存器322的锁存信号。将参考图4至6详细描述用于执行上述功能的源极驱动器IC300。
    图5是示出根据本发明的实施方式的LCD装置的源极驱动器IC中生成的各种波形的示例性图。图6是用于描述根据本发明的实施方式的源极驱动器IC的构造和操作的示例性图。图6的(a)是示出源极驱动器IC的内部元件之间的连接状态的示例性图,并且图6的(b)是用于描述图6的(a)的元件的各开关操作的示例性图。图7是用于描述根据本发明的实施方式的LCD装置中生成锁存信号的方法的示例性图。
    如上所述,源极驱动器IC300将从时序控制器400传输的数字图像数据转换为模拟数据电压并且将数据电压输出到面板100。
    在详细描述源极驱动器IC300的构造之前,将如下地描述图6。在图6的(b)中,C/S模式使用电荷共享电压。在C/S模式中,当在源极输出使能信号SOE的上升时间接通第三开关SW3时,面板100被充电有电荷共享电压C/S直到源极输出使能信号SOE的下降时间为止,并且在源极输出使能信号SOE的下降时间之后,输出数据电压。电荷共享电压C/S可以具有对应于每个数据电压的一半的电压值。
    这里,电荷共享电压C/S不是实际上施加到面板100的电压,而是通过面板100中的正电荷和负电荷的共享而生成的电压。由将在下面描述的电荷共享单元380执行的电荷共享功能没有将特别的电压施加到面板100,而是通过接通在面板100中共享正电荷和负电荷的第三开关SW3,电荷共享功能允许在面板100中生成电荷共享电压C/S(下面也是如此)。
    在将数据电压输出到面板100之前,通过以电荷共享电压C/S升压面板100中的电压,数据电压能够快速地升压到对应的电平。因此,能够缩短输出图像之前的延迟时间。在图6的(b)中,Hi-Z模式没有使用电荷共享电压。在Hi-Z模式中,如图6的(b)中所示,第三开关SW3始终保持截断状态。因此,在源极输出使能信号SOE的下降时间从参考电压输出数据电压。
    本发明可以使用电荷共享电压C/S,或者可以不使用电荷共享电压C/S。下面,将描述使用电荷共享电压C/S的情况作为本发明的示例。
    如图4中所示,源极驱动器IC300包括:接收单元370,其与时序控制器400 通信以接收图像数据和多个控制信号;采样单元310,其通过使用第一锁存器321和第二锁存器322将通过接收单元370接收的图像数据转换为并行数据;数模转换器(DAC)330,其将来自采样单元310的R、G和B图像数据转换为模拟数据电压;输出缓冲器340,其缓冲来自DAC330的R、B和B数据电压并且输出缓冲后的数据电压;SOE输出单元360,其基于通过接收单元370接收的信息输出源极输出使能信号SOE,该源极输出使能信号SOE的上升时间出现在水平同步信号Hsync的显示时段中并且下降时间出现在水平同步信号Hsync的水平消隐时间中;锁存信号输出单元350,其利用通过接收单元370接收的信息输出锁存信号,该锁存信号允许图像数据从采样单元310的第一锁存器321传输到第二锁存器322;电荷共享单元380,其允许在源极输出使能信号SOE的上升时间在面板100中生成电荷共享电压。LCD装置可以包括具有图4的构造的k个源极驱动器IC。k个源极驱动器IC中的每一个驱动m/k条数据线DL。即,当数据线DL的总数为m并且源极驱动器IC300的数目为k时,每个源极驱动器IC300将数据电压提供到m/k条数据线DL。如上所述,LCD装置包括至少一个或更多源极驱动器IC300。然而,在图5以及下面的描述中,为了描述的方便起见,将描述包括一个源极驱动器IC300的情况作为本发明的示例。
    接收单元370与时序控制器400通信以从时序控制器400接收图像数据和各种控制信号。当时序控制器400和源极驱动器IC300使用诸如微型LVDS接口的接口时,接收单元370从时序控制器400接收各种数据信号DCS和图像数据RGB。当时序控制器400和源极驱动器IC300使用具有嵌入时钟类型的EPI时,接收单元370可以接收前导信号、源极控制数据分组、时钟信号和图像数据(RGB)分组。
    采样单元310通过使用第一锁存器321和第二锁存器322将通过接收单元370接收的图像数据转换为平行数据。采样单元310包括移位寄存器单元311,其利用通过接收单元370接收的信号生成采样信号;和锁存器单元323,其包括用于锁存图像数据以将锁存的图像数据同时输出到DAC330的第一锁存器321和第二锁存器322。
    移位寄存器单元311中包括的多个移位寄存器可以根据源极采样时钟信号SSC将通过接收单元370接收的源极开始脉冲SSP顺序地移位以输出采样信号。
    锁存器单元323响应于从移位寄存器单元311传输的采样信号以某种单元顺序地对(通过接收单元370接收的)图像数据进行采样和锁存。
    特别地,锁存器单元323包括第一锁存器321,其响应于从移位寄存器单元311 顺序地输入的采样信号顺序地锁存图像数据并且同时输出锁存后的图像数据;以及第二锁存器322,其锁存从第一锁存器321输入的图像数据并且在源极输出使能信号SOE的下降时间之后的低逻辑时段期间将图像数据同时输出到DAC330。
    这里,第一锁存器321根据从锁存信号输出单元350传输的锁存信号将锁存后的图像数据同时输出到第二锁存器322。
    此外,如上所述,第二锁存器322在源极输出使能信号SOE的下降时间将锁存后的图像数据同时输出到DAC330。例如,当LCD装置包括k个源极驱动器IC时,每个源极驱动器IC中包括的第二锁存器322和分别包括在其它源极驱动器IC中的第二锁存器322在源极输出使能信号SOE的下降时间之后的低逻辑时段期间将锁存后的图像数据同时输出到DAC330。
    DAC330将从采样单元310的锁存单元323传输的图像数据同时转换为正或负数据电压并且输出数据电压。为此,DAC330包括共同连接到锁存器单元323的正(P)解码器331和负(N)解码器332以及根据通过接收单元370接收的极性控制信号POL选择P解码器331和N解码器332的输出信号中的一个的多路复用器(MUX)333。这里,P解码器331和N解码器332利用从伽马参考电压生成器600传输的正或负伽马参考电压将从锁存器单元323同时输入的图像数据转换为正或负数据电压。
    输出缓冲器340响应于从SOE输出单元360传输的源极输出使能信号SOE的下降时间将从DAC330传输的正或负数据电压输出到面板100的数据线DL。而且,当源极驱动器IC300包括电荷共享单元380时,输出缓冲器340可以允许响应于源极输出使能信号SOE在面板100中生成电荷共享电压。
    如上所述并且在图5和图6中示出的锁存信号输出单元350输出锁存信号。即,当第一锁存器321中包括的第一开关SW1与锁存信号同步地接通时,第一锁存器321将锁存后的图像数据同时输出到第二锁存器322。
    可以按照各种方案来生成锁存信号并且通过锁存信号输出单元350输出锁存信号。
    在第一方案中,锁存信号可以由时序控制器400生成为具有图5的时序和脉冲宽度,由源极驱动器IC300的接收单元370接收,并且通过锁存信号输出单元350输出。即,时序控制器400可以包括控制信号生成器,其生成用于控制源极驱动器IC300的数据控制信号DCS;以及数据对齐器,其对齐从外部系统输入的视频数据以将图 像数据传输到源极驱动器IC300,在该情况下,可以由控制信号生成器来生成锁存信号并且将其与其它数据控制信号一起传输到源极驱动器IC300。这里,如图5中所示,锁存信号被生成为使得在水平同步信号Hsync的消隐时间期间,在早于源极输出使能信号SOE的下降时间的时间输出锁存信号。
    在第二方案中,锁存信号输出单元350可以利用通过接收单元370接收的控制信号或时钟生成并输出锁存信号。即,锁存信号输出单元350可以利用通过接收单元370接收的数据控制信号中的一个或者利用通过接收单元370接收的时钟生成具有图5的波形的锁存信号。例如,锁存信号输出单元350包括延迟器或者寄存器,并且通过延迟通过接收单元370接收的源极开始脉冲SSP,锁存信号输出单元350可以生成具有图5的波形的锁存信号。而且,锁存信号输出单元350可以延迟通过接收单元370接收的时钟以具有图5的波形,从而生成锁存信号。
    在第三方案中,如图7中所示,包括多个寄存器的锁存信号输出单元350通过使用寄存器延迟从移位寄存器单元311的最后的移位寄存器输出的信号以生成锁存信号。例如,当LCD装置使用其中数据线的数目(通道的数目)为960的面板时,移位寄存器单元311可以被构造有320个移位寄存器,第一个寄存器321根据由利用源极开始脉冲SSP和时钟顺序地驱动的各移位寄存器顺序地输出的采样信号顺序地锁存图像数据。因此,当从最后的移位寄存器#320接收到采样信号时,第一锁存器321锁存所有图像数据。锁存信号输出单元350从最后的移位寄存器#320接收采样信号(如图5中所示),延迟该采样信号并且将延迟后的采样信号输出到第一锁存器321,使得第一开关SW1在水平同步信号的消隐时间接通。这里,可以利用锁存信号输出单元350中包括的寄存器的数目来控制锁存信号的输出时序。如上所述从锁存信号输出单元350输出的锁存信号接通第一开关SW1并且因此允许由第一锁存器321锁存的图像数据同时输出到第二锁存器322。例如,当源极驱动器IC300的数目为k时,提供k个移位寄存器单元311,并且k个移位寄存器单元311中的每一个包括320/k个移位寄存器。而且,从锁存信号输出单元350输出的采样信号是从源极驱动器IC300的移位寄存器单元311中包括的最后的移位寄存器输出的信号。
    除了上述三种方案之外,可以通过各种方案来生成锁存信号并且按图5的时序接通第一开关SW1。
    SOE输出单元360输出用于控制输出缓冲器330的源极输出使能信号SOE。如 上所述,源极输出使能信号SOE是允许从DAC330输出的数据电压通过输出缓冲器340输出到面板100的控制信号。如图5中所示,根据源极输出使能信号SOE的下降信号接通输出缓冲器330的第二开关SW2,并且因此,数据电压通过输出缓冲器330输出到面板100。
    源极输出使能信号SOE的下降时间可以出现在水平同步信号Hsync的消隐时间期间利用锁存信号接通第一开关SW1之后。
    源极输出使能信号SOE的上升时间可以设置在就在其中设置源极输出使能信号SOE的下降时间的消隐时间之前的显示时段中。这里,要求源极输出使能信号SOE的上升时间设置在就在上升时间之前的显示时段中,并且特别地,设置在其中没有输出数据电压的时段中。
    源极输出使能信号SOE的上升时间可以出现在水平同步信号Hsync的消隐时间期间接通第一开关SW1之前。然而,当电荷共享单元380包括在源极驱动器IC300中时,考虑电荷共享电压C/S充入面板100中的时间,如上所述,源极输出使能信号SOE的上升时间可以设置在就在其中设置源极输出使能信号SOE的下降时间的消隐时间之前的显示时段的后部中。
    可以通过各种方案来生成源极输出使能信号SOE并且将其通过SOE输出单元360输出。
    在第一方案中,源极输出使能信号SOE可以由时序控制器400生成为具有图5的时序和脉冲宽度,由源极驱动器IC300的接收单元370接收,并且通过SOE输出单元350输出。即,时序控制器400的控制信号生成器可以将具有图5的时序和脉冲宽度的源极输出使能信号SOE与各种选通控制信号GCS和数据控制信号DCS一起生成,并且将源极输出使能信号SOE传输到源极驱动器IC300。SOE输出单元360可以通过接收单元370接收源极输出使能信号SOE并且输出源极输出使能信号SOE。
    在第二方案中,SOE输出单元360可以通过接收单元370接收具有图2的传统时间和脉冲宽度的源极输出使能信号SOE,并且对接收的源极输出使能信号SOE进行移位以生成具有图5的时序和脉冲宽度的源极输出使能信号SOE。即,如图2中所示,时序控制器400可以生成其上升时间被设置在水平同步信号的消隐时间中并且下降时间被设置在水平同步信号的显示时段中的传统的源极输出使能信号SOE,并且将传统的源极输出使能信号SOE传输到源极驱动器IC300。源极驱动器IC300中 包括的SOE输出单元360可以对通过接收单元370接收的传统的源极输出使能信号SOE进行移位以生成图5的源极输出使能信号SOE。
    即,SOE输出单元360可以接收由时序控制器400生成并且传输的具有图5的时序和脉冲宽度的源极输出使能信号SOE,并且原样输出源极输出使能信号SOE?;蛘?,SOE输出单元360可以将由时序控制器400生成并传输的传统的源极输出使能信号SOE转换为具有图5的时序和脉冲宽度的源极输出使能信号SOE,并且输出转换后的源极输出使能信号SOE。
    除了上述两种方案之外,可以通过各种方案来生成源极输出使能信号SOE,并且然后,如图5和图6中所示,源极输出使能信号SOE可以上升或下降并且因此接通第三开关SW3或者第二开关SW2,从而允许在面板100中生成电荷共享电压C/S或者允许将数据电压施加到面板100。
    本发明可以应用于所有LCD装置,而与时序控制器400与源极驱动器IC300之间的接口的种类无关。即,本发明可以应用于下述LCD装置:其中第三开关SW3与源极输出使能信号SOE的上升时间同步地接通,第二开关SW2与源极输出使能信号SOE的下降时间同步地接通,源极输出使能信号SOE的下降时间包括在水平同步信号Hsync的显示时段中,并且第一开关SW1根据(在水平同步信号Hsync的消隐时间中输出的)锁存信号接通以允许图像数据从第一锁存器321传输到第二锁存器322。
    然而,如上面的现有技术中所描述的,使用利用低电压驱动的EPI的源极驱动器IC300会极大地受到电源纹波的影响。因此,下面,将参考使用EPI的源极驱动器IC300作为示例来详细描述根据本发明的LCD装置。在下面的描述中,将在下面参考图8至图10描述的根据本发明的LCD装置对应于在上面已经参考图4至图7描述的本发明的特殊情况,并且使用EPI作为时序控制器400与源极驱动器IC300之间的接口。因此,在下面的描述中,简单地提供或不提供与图4至图7的描述相同或类似的描述。
    图8是示出根据本发明的实施方式的使用EPI的LCD装置的构造的示例性图。
    根据本发明的使用EPI的LCD装置包括面板100、时序控制器400、八个源极驱动器IC(SDIC#1至SDIC#8)300和四个选通驱动器IC(GDIC#1至GDIC#4)200。即,图8的LCD装置包括八个源极驱动器IC(SDIC#1至SDIC#8)300,其中的每 一个包括图4的源极驱动器IC300的元件。
    面板100和选通驱动器IC200中的每一个的构造和功能与上面参考图4描述的面板100和选通驱动器IC200中的每一个的构造和功能相同,并且因此,不提供它们的详细描述。
    时序控制器400通过诸如LVDS接口或者最小化差分信号传输(TMDS)接口的接口接收包括垂直同步信号Vsync、水平同步信号Hsync、外部数据使能信号DE和点时钟CLK的外部时序信号,并且生成用于控制源极驱动器IC(SDIC#1至SDIC#8)300和选通驱动器IC(GDIC#1至GDIC#4)200中的每一个的操作时序的控制信号。
    特别地,时序控制器400以EPI类型连接到源极驱动器IC(SDIC#1至SDIC#8)300。时序控制器400通过一个数据线对将包括用于初始化源极驱动器IC(SDIC#1至SDIC#8)300的前导信号和数据控制信号的源极控制数据分组、时钟和图像数据分组传输到源极驱动器IC(SDIC#1至SDIC#8)300。
    由时序控制器400的控制信号生成器生成的选通控制信号GCS包括选通开始脉冲GSP、选通移位时钟GSC和选通输出使能信号GOE。
    由时序控制器400的控制信号生成器生成的数据控制信号DCS在传输前导信号的时间与传输图像数据分组的时间之间的间隔通过数据线对传输到源极驱动器IC(SDIC#1至SDIC#8)300。数据控制信号DCS包括极性控制相关控制数据和源极输出相关控制数据。
    极性控制相关控制数据包括用于控制由源极驱动器IC(SDIC#1至SDIC#8)生成的具有脉冲类型的极性控制信号POL的控制信息。源极输出相关控制数据包括用于生成、恢复或控制由源极驱动器IC生成的具有脉冲类型的源极输出使能信号SOE的控制信息。
    源极驱动器IC(SDIC#1至SDIC#8)300根据通过数据线对从时序控制器400提供的前导信号锁定输出频率和输出相位。在锁定输出频率和输出相位之后,源极驱动器IC(SDIC#1至SDIC#8)300从通过数据线对作为数字比特流输入的图像数据分组恢复串行时钟。源极驱动器IC(SDIC#1至SDIC#8)300将极性控制信号POL和源极输出使能信号SOE与源极控制数据分组一起输出。源极驱动器IC(SDIC#1至SDIC#8)300从通过数据线对输入的图像数据分组恢复时钟以生成用于采样数据的串行时钟,并且根据串行时钟对串行输入的图像数据进行采样。源极驱动器IC(SDIC#1 至SDIC#8)300将顺序采样的图像数据转换为并行类型,响应于极性控制信号POL将图像数据转换为正/负数据电压,并且响应于源极输出使能信号SOE将转换后的数据电压提供到数据线DL。
    从源极驱动器IC(SDIC#1至SDIC#8)300中的每一个输出的源极输出使能信号SOE具有图5的时序和脉冲宽度,并且,如上参考图4至图7所描述的,源极输出使能信号SOE在水平同步信号Hsync的消隐时间下降。这时,数据电压被在源极输出使能信号SOE的下降时间施加到面板100。
    此外,如上面参考图4至图7所描述的,源极驱动器IC300中的每一个根据从锁存信号输出单元350输出的锁存信号将图像数据从第一锁存器321同时输出到第二锁存器322。
    图9是用于描述对应于图8的LCD装置中的时序控制器400与源极驱动器IC300之间的接口类型的EPI的示例性图。现在将详细描述具有时序控制器400与源极驱动器IC(SDIC#1至SDIC#8)300之间的接口类型的EPI。
    如图9中所示,在时序控制器400与源极驱动器IC(SDIC#1至SDIC#8)300之间形成有诸如数据线对DATA&CLK、控制线对SCL/SDA和锁定检查线LCS的线。
    时序控制器400通过数据线对DATA&CLK将前导信号、源极控制数据分组和图像数据分组顺序地传输到源极驱动器IC(SDIC#1至SDIC#8)300。源极控制数据分组是包括时钟比特、极性控制相关控制数据比特、源极输出相关控制数据比特的比特流。图像数据分组是包括时钟比特、内部数据使能比特和图像数据比特的比特流。数据线对DATA&CLK以1:1;类型(即,点对点类型)将时序控制器400串行连接到源极驱动器IC(SDIC#1至SDIC#8)300。源极驱动器IC(SDIC#1至SDIC#8)300中的每一个恢复通过数据线对DATA&CLK输入的时钟。因此,不要求用于在相邻的源极驱动器IC300之间传输时钟和图像数据的线。
    时序控制器400通过控制线对SCL/SDA将源极驱动器IC(SDIC#1至SDIC#8)300中的每一个的芯片识别码(CID)和用于控制源极驱动器IC(SDIC#1至SDIC#8)300中的每一个的功能的芯片个体控制数据传输到源极驱动器IC(SDIC#1至SDIC#8)300??刂葡叨許CL/SDA共同连接在时序控制器400与源极驱动器IC300之间。当源极驱动器IC300被分为两组并且连接到两个源极PCB时,第一控制线对SCL/SDA1并行地连接在时序控制器400与第一至第四源极驱动器IC(SDIC#1至SDIC#4)300 之间,并且第二控制线对SCL/SDA2并行地连接在时序控制器400与第五至第八源极驱动器IC(SDIC#5至SDIC#8)300之间。
    时序控制器400通过锁定检查线LCS1将用于检查源极驱动器IC(SDIC#1至SDIC#8)300的输出是否被稳定锁定的锁定信号LOCK提供到第一源极驱动器IC(SDIC#1)300。源极驱动器IC(SDIC#1至SDIC#8)300通过用于传输锁定信号LOCK的线进行级联。当用于采样数据的输出时钟的频率和相位被锁定时,第一源极驱动器IC(SDIC#1)300将高电平锁定信号传输到第二源极驱动器IC(SDIC#2)300。第二源极驱动器IC(SDIC#2)300锁定输出时钟的频率和相位,并且然后将高电平锁定信号传输到第三源极驱动器IC(SDIC#3)300。以该方式,当源极驱动器IC(SDIC#1至SDIC#8)300中的每一个的输出时钟的频率和相位被锁定并且然后最后的源极驱动器IC(SDIC#8)300的输出时钟的频率和相位被锁定时,最后的源极驱动器IC(SDIC#8)300通过反馈锁定检查线LCS2将高电平锁定信号反馈到时序控制器400。时序控制器400接收反馈的锁定信号,并且将源极控制数据分组和图像数据分组传输到源极驱动器IC(SDIC#1至SDIC#8)300。
    现在将描述根据本发明的驱动具有在上面已经参考图8和图9描述的构造的LCD装置的方法。
    当电力被施加到LCD装置时,时序控制器400通过数据线对DATA&CLK分别将参考信号提供到源极驱动器IC(SDIC#1至SDIC#8)300。每个参考信号包括低频率前导信号,并且锁定信号被提供到第一源极驱动器IC(SDIC#1)300。第一源极驱动器IC(SDIC#1)300将前导信号恢复到锁相环(PLL)参考时钟,并且,当PLL参考时钟的输出相位与PLL输出的相位被锁定时,第一源极驱动器IC(SDIC#1)300将高电平锁定信号传输到第二源极驱动器IC(SDIC#2)300。接下来,当第二至第八源极驱动器IC(SDIC#2至SDIC#8)300的输出被顺序地稳定锁定时,第八源极驱动器IC(SDIC#8)300将高电平锁定信号反馈到时序控制器400。即,源极驱动器IC300根据通过数据线对DATA&CLK从时序控制器400低频输入的前导信号锁定输出的相位和频率,从而准备输出图像数据。
    接下来,源极驱动器IC300从通过数据线对DATA&CLK从时序控制器400作为比特流输入的源极控制数据分组恢复参考时钟,从源极控制数据分组分离极性控制相关控制数据,并且基于极性控制相关控制数据恢复极性控制信号POL。而且,源 极驱动器IC300从源极控制数据分组分离源极输出相关控制数据,并且基于源极输出相关数据恢复源极输出使能信号SOE。
    接下来,源极驱动器IC300从通过数据线对DATA&CLK输入的图像数据分组分离时钟,以恢复参考时钟,并且根据恢复的参考时钟生成用于分别采样图像数据比特的串行时钟信号。为此,源极驱动器IC300包括使得能够在稳定的相位和频率输出时钟的延迟锁定环(DLL)和/或PLL。
    接下来,源极驱动器IC300根据串行时钟对(通过数据线对DATA&CLK串行输入的)图像数据比特进行采样,通过使用第一锁存器321锁存采样的图像数据,根据从锁存信号输出单元350输出的锁存信号将锁存的图像数据同时输出到第二锁存器322,并且将串行传输数据格式转换为并行传输数据格式。通过各种方案来生成如上面参考图4至图7描述的锁存信号并且将其通过锁存信号输出单元350输出。
    接下来,源极驱动器IC300将由第二锁存器322锁存的图像数据转换为正/负数据电压并且同时输出正/负数据电压。
    最终,源极驱动器IC300响应于从SOE输出单元360传输的源极输出使能信号SOE的下降时间将正/负数据电压输出到面板100的数据线。而且,当电荷共享单元380包括在源极驱动器IC300中时,源极驱动器IC300允许响应于源极输出使能信号SOE的上升时间在面板100中生成电荷共享电压。这里,由输出缓冲器340执行数据电压的输出。
    在上述操作中,由DAC330执行将图像数据转换为正/负数据电压并且同时输出数据电压的操作,由输出缓冲器340执行将数据电压输出到面板100的操作并且分别由接收单元370、锁存信号输出单元350、SOE输出单元360和采样单元310执行其它的操作。如上所述,接收单元370、锁存信号输出单元350、SOE输出单元360和采样单元310中的每一个的构造和功能可以进行各种改变。
    下面,将参考图10描述图8和图9的源极驱动器IC300(包括接收单元370、锁存信号输出单元350、SOE输出单元360、采样单元310、DAC330和输出缓冲器340)的示例。
    图10是示出图8的源极驱动器IC300的构造的示例性图。
    如上所述,应用于本发明的源极驱动器IC300包括接收单元370、采样单元310、DAC330、输出缓冲器340、SOE输出单元360、锁存信号输出单元350和电荷共享 单元(未示出)。
    接收单元370以与时序控制器400通信的方式接收各种信息。接收单元370包括:接收器371,其从时序控制器400接收源极控制数据分组CON和图像数据分组DP;分组分离器372,其从传输自接收器371的分组分离源极控制数据分组CON和图像数据分组DP,并且从图像数据分组DP提取图像数据RGB以将提取的图像数据RGB传输到采样单元310;时钟分离器373,其从传输自接收器371的分组分离时钟比特;内部时钟生成器374,其利用从时钟分离器373传输的时钟比特生成内部时钟;以及锁定检查器375,其分析从内部时钟生成器374输出的内部时钟的相位和频率,并且输出锁定时钟。
    接收器371通过连接到时序控制器400的数据线对接收以串行格式传输的图像数据分组DP和源极控制数据分组CON。
    分组分离器372从传输自接收器371的分组分离源极控制数据分组CON和图像数据分组DP,根据从内部时钟生成器374传输的内部时钟对图像数据分组DP进行采样,从图像数据分组DP分离图像数据RGB,将分离的图像数据RGB传输到采样单元310,并且将分离后的源极控制数据分组CON传输到SOE输出单元360。
    时钟分离器373在通过接收器371接收的分组中采样时钟比特,并且将采样的时钟比特传输到内部时钟生成器374。
    内部时钟生成器374从时钟分离器373接收时钟比特以生成按时钟比特频率的N倍划分的内部时钟。从内部时钟生成器374生成的内部时钟被传输到分组分离器372和SOE输出单元360。
    时钟检查器375分析从内部时钟生成器374输出的内部时钟的相位和频率,并且当内部时钟的相位和频率被稳定地锁定时,锁定检查器375将高电平锁定信号输出到相邻的源极驱动器IC300。即,锁定检查器375对输入的时钟信号(其是从时序控制器400或者布置在时序控制器400的前端的源极驱动器IC传输的)和由分析相位和频率的锁定检查器375生成的内部时钟的输出执行逻辑AND操作,并且,当这两个信号都具有高电平时,锁定检查器375输出高电平锁定信号。高电平锁定信号被顺序地传输到布置在下一端的源极驱动器IC(SDIC#2至SDIC#8)300,并且最后的源极驱动器IC(SDIC#8)300将锁定信号(LOCK out)反馈到时序控制器400。
    接下来,采样单元310通过使用第一锁存器321和第二锁存器322将通过接收单 元370接收的图像数据转换为并行数据。采样单元310包括移位寄存器单元311,其利用通过接收单元370或者SOE输出单元360接收的信号SSP和SCP生成采样信号;和锁存器单元323,其包括第一锁存器321和第二锁存器322,用于锁存图像数据以同时输出锁存的图像数据。图10的采样单元310的构造和功能与图4至图7的采样单元的构造和功能类似,并且因此,将不对此进行详细描述。
    SOE输出单元360根据从内部时钟生成器374输入的内部时钟对从分组分离器372输入的源极控制数据分组进行采样以生成源极输出使能信号SOE。源极输出使能信号SOE具有已经参考图4至图7在上面描述的时序和脉冲。如上面参考图4至图7描述的SOE输出单元360可以从时序控制器400接收具有图5的时序和脉冲宽度的源极输出使能信号SOE以简单地恢复源极输出使能信号SOE?;蛘?,SOE输出单元360可以从时序控制器400接收具有传统的时序和脉冲宽度的源极输出使能信号SOE,并且对接收到的源极输出使能信号SOE进行延迟和改变以生成具有图5的时序和脉冲宽度的源极输出使能信号SOE。而且,SOE输出单元360可以根据从内部时钟生成器374输入的内部时钟对从分组分离器372输入的源极控制数据分组进行采样以恢复极性控制信号POL。然而,可以通过上述方案由接收单元370中包括的单独的元件来恢复极性控制信号POL。
    接下来,如上面参考图4至图7所描述的,锁存信号输出单元350输出锁存信号。锁存信号接通采样单元310的第一开关SW1,并且因此允许图像数据从采样单元310的第一锁存器321同时传输到第二锁存器322。如上所述,锁存信号输出单元350可以通过各种方案输出锁存信号。特别地,在图10中,示出了使用上述第三方案的锁存信号输出单元350。即,图10的锁存信号输出单元350可以包括多个寄存器,并且通过使用寄存器对(从构成采样单元310的移位寄存器单元311的最后的移位寄存器输出的)信号进行延迟以生成锁存信号。
    DAC330、输出缓冲器340和电荷共享单元(未示出)中的每一个的构造和功能与在上面参考图4至图7描述的DAC330、输出缓冲器340和电荷共享单元380中的每一个的构造和功能相同,并且因此,将不对其进行描述。
    如上所述,通过改变图像数据从第一锁存器321传输到第二锁存器322的时序以及图像数据施加到面板100的时序,本发明能够防止由于电源噪声引起的垂直线噪声。即,本发明能够防止由于在源极驱动器IC300对面板负载进行充电/放电时由于 高电平电压VDD和低电平电压VSS之间的电源纹波导致的垂直线噪声。
    为此,本发明将图像数据从源极驱动器IC300的第一锁存器321传输到第二锁存器322的时间与新的控制信号(即,锁存信号)同步,而不是与源极输出使能信号SOE同步。而且,本发明将源极输出使能信号SOE的下降时间设置在水平同步信号Hsync的消隐时间而不是显示时段,并且将源极输出使能信号SOE的上升时间设置在水平同步信号Hsync的显示时段的末端部分,从而确保了电荷共享时段。
    如上所述,本发明通过使用独立于允许数据输出到面板的源极输出使能信号SOE而驱动的锁存信号来允许数据从第一锁存器传输到第二锁存器,并且因此能够防止由于高电平电压VDD和低电平电压VSS之间的电源纹波导致的垂直线噪声。
    即,本发明能够从根本上防止由于高电平电压VDD和低电平电压VSS之间的电源纹波引起的垂直线噪声,其中,该电源纹波是由于源极驱动器IC在SOE下降时间驱动面板负载而引起的。
    对于本领域技术人员来说显而易见的是,在不偏离本发明的精神或范围的情况下能够在本发明中进行各种修改和变化。因此,本发明意在涵盖本发明的修改和变化,只要它们落入所附权利要求及其等同物的范围内即可。

    关 键 词:
    液晶显示器 及其 驱动 方法
      专利查询网所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
    关于本文
    本文标题:液晶显示器及其驱动方法.pdf
    链接地址://www.4mum.com.cn/p-5779346.html
    关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服客服 - 联系我们

    [email protected] 2017-2018 www.4mum.com.cn网站版权所有
    经营许可证编号:粤ICP备17046363号-1 
     


    收起
    展开
  • 四川郎酒股份有限公司获第十二届人民企业社会责任奖年度环保奖 2019-05-13
  • 银保监会新规剑指大企业多头融资和过度融资 2019-05-12
  • 韩国再提4国联合申办世界杯 中国网友无视:我们自己来 2019-05-11
  • 中国人为什么一定要买房? 2019-05-11
  • 十九大精神进校园:风正扬帆当有为 勇做时代弄潮儿 2019-05-10
  • 粽叶飘香幸福邻里——廊坊市举办“我们的节日·端午”主题活动 2019-05-09
  • 太原设禁鸣路段 设备在测试中 2019-05-09
  • 拜耳医药保健有限公司获第十二届人民企业社会责任奖年度企业奖 2019-05-08
  • “港独”没出路!“梁天琦们”该醒醒了 2019-05-07
  • 陈卫平:中国文化内涵包含三方面 文化复兴表现在其中 2019-05-06
  • 人民日报客户端辟谣:“合成军装照”产品请放心使用 2019-05-05
  • 【十九大·理论新视野】为什么要“建设现代化经济体系”?   2019-05-04
  • 聚焦2017年乌鲁木齐市老城区改造提升工程 2019-05-04
  • 【专家谈】上合组织——构建区域命运共同体的有力实践者 2019-05-03
  • 【华商侃车NO.192】 亲!楼市火爆,别忘了买车位啊! 2019-05-03