• 四川郎酒股份有限公司获第十二届人民企业社会责任奖年度环保奖 2019-05-13
  • 银保监会新规剑指大企业多头融资和过度融资 2019-05-12
  • 韩国再提4国联合申办世界杯 中国网友无视:我们自己来 2019-05-11
  • 中国人为什么一定要买房? 2019-05-11
  • 十九大精神进校园:风正扬帆当有为 勇做时代弄潮儿 2019-05-10
  • 粽叶飘香幸福邻里——廊坊市举办“我们的节日·端午”主题活动 2019-05-09
  • 太原设禁鸣路段 设备在测试中 2019-05-09
  • 拜耳医药保健有限公司获第十二届人民企业社会责任奖年度企业奖 2019-05-08
  • “港独”没出路!“梁天琦们”该醒醒了 2019-05-07
  • 陈卫平:中国文化内涵包含三方面 文化复兴表现在其中 2019-05-06
  • 人民日报客户端辟谣:“合成军装照”产品请放心使用 2019-05-05
  • 【十九大·理论新视野】为什么要“建设现代化经济体系”?   2019-05-04
  • 聚焦2017年乌鲁木齐市老城区改造提升工程 2019-05-04
  • 【专家谈】上合组织——构建区域命运共同体的有力实践者 2019-05-03
  • 【华商侃车NO.192】 亲!楼市火爆,别忘了买车位啊! 2019-05-03
    • / 15
    • 下载费用:30 金币  

    重庆时时彩后三组六: 3D集成电路中TSV的TRENCH沟道布局方法.pdf

    摘要
    申请专利号:

    重庆时时彩单双窍门 www.4mum.com.cn CN201210452803.1

    申请日:

    2012.11.13

    公开号:

    CN103324773A

    公开日:

    2013.09.25

    当前法律状态:

    授权

    有效性:

    有权

    法律详情: 授权|||实质审查的生效IPC(主分类):G06F 17/50申请日:20121113|||公开
    IPC分类号: G06F17/50 主分类号: G06F17/50
    申请人: 北京工业大学
    发明人: 侯立刚; 汪金辉; 路博; 白澍; 彭晓宏; 耿淑琴
    地址: 100124 北京市朝阳区平乐园100号
    优先权:
    专利代理机构: 北京思海天达知识产权代理有限公司 11203 代理人: 魏聿珠
    PDF完整版下载: PDF下载
    法律状态
    申请(专利)号:

    CN201210452803.1

    授权公告号:

    ||||||

    法律状态公告日:

    2016.08.03|||2013.10.30|||2013.09.25

    法律状态类型:

    授权|||实质审查的生效|||公开

    摘要

    一种3D集成电中TSV的Trench沟道布局方法,属于3D集成电路设计领域。在3D集成电路进行加工生产时,将TSV版图优化在单层版图的Trench沟道中,便于TSV加工。本发明使用网格法对TSV的位置和间距进行优化,从而得到优化后的版图使TSV放置在单层版图的Trench沟道中,且使其间距满足工艺加工要求,并能够完成制造。本法明的实现方法首先在TSV初步定为的版图中建立直角坐标系,随后给TSV确定坐标,随后产生一副网格,保证网格中每个格点的距离大于工艺上可以加工的最小距离,将每个TSV移动到离之最近的格点上,最后再整理单个点上多TSV的情况保证最后的版图每个格点上只有一个TSV,完成优化并加工制造集成电路。

    权利要求书

    权利要求书
    1.   3D集成电路中TSV的Trench沟道布局方法,其特征在于:其将版图优化为顶层芯片版图和底层芯片版图,并在底层芯片版图中预留出TSV加工区域;并将TSV加工版图优化处理后,放置在底层芯片版图中预留的TSV加工区域,使所有的TSV间距满足工艺加工最小间距约束的要求;具体步骤如下:
    S1:.在2D集成电路版图的基础上,即2D集成电路版图是以门阵列单元,等高不等宽成排布局组成的版图基础上,建立2D集成电路版图直角坐标系A,坐标轴沿版图的边缘方向,其横轴沿版图的水平方向建立,纵轴沿版图的竖直方向建立;坐标系A确立以后,沿横轴方向将2D集成电路版图等分为子版图,其切割的要求是:首先确定版图沿直角坐标系A横轴方向上的宽度,并以每两列门阵列单元的高度作为一个切割单元的宽度,其中门阵列单元是组成2D集成电路的最小逻辑单元;由2D集成电路版图切割出的子版图数量是2的整数倍,每两排门阵列单元的高度为每个子版图的宽度,切割方向应与坐标系A的横轴方向相垂直;
    S2:.将S1步骤中分割的若干子版图进行分组编号,每5个子版图作为一个版图组,并把每一个版图组中的子版图依次顺序编号,其中,将1、3、5号子版图依次顺序排列,构成3D集成电路的底层版图芯片;2、4号子版图依次顺序排列,并在2、4号子版图之间插入Trench布局沟道的子版图,Trench沟道子版图的尺寸为两排门阵列单元的高度,即它的尺寸与子版图1号相同;其中,每组的2号子版图、Trench沟道子版图以及每组的4号子版图顺序排列,构成3D集成电路的顶层版图芯片;
    由于顶层版图在空间中处于底层版图的上方,故在底层版图的基础上,即由所有子版图五份中的三份组成,每个子版图由两排门阵列单元组成的底层版图基础上,建立三维直角坐标系X,坐标轴沿版图的边缘方向,其横轴沿版图的水平方向建立,纵轴沿版图的竖直方向建立,高度轴的零点与底层版图平面的原点重合,垂直于底层版图所处的平面建立;顶层版图置于三维直角坐标系X中,放置位置应与底层版图对齐,且放置高度应处在坐标系X高度轴正轴区域,以表示顶层版图和底层版图在空间中的位置关系;
    S3:.确定顶层版图和底层版图之后,会得到它们之间的逻辑关系,即顶层版图中的逻辑门单元和底层版图中的逻辑门单元之间需通过TSV实现的互联关系;在该TSV版图的基础上,建立TSV版图直角坐标系B,坐标轴沿版图的边缘方向,其横轴沿版图的水平方向建立,纵轴沿版图的竖直方向建立;坐标系B确立以后,确定其中每个TSV在坐标系B中的坐标;
    S4:.建立网格C,网格C的建立区域范围是S2步骤中预留硅孔加工子版图在直角坐标系B中所对应的区域;其网格C竖直方向的网格线是垂直于坐标系B横轴的平行线系列D,所描述的平行线系列D的间距应等同于TSV工艺加工间距;网格C水平方向的网格线是垂直于坐标系B纵轴的平行线系列E,所描述的平行线系列E的间距应等同于TSV工艺加工间距;于是在网格C中的平行线系列D和平行线系列E的交点就构成了网格C中的格点,且每个格点在直角坐标系B中的坐标值唯一;上述任意两个相邻近的格点坐标的距离应等于TSV工艺加工的间距;
    S5:.分别计算直角坐标系B中每个TSV与网格C中每个格点的距离,并求出与每个TSV距离最短的格点,并选择该格点作为该TSV移动的目标格点;当对于格点距离最短的TSV存在数目大于等于两个,则取其中的任意一个TSV移动至该格点,且该格点不再作为后续计算TSV最近距离的目标格点;
    S6:.分别将每个TSV移动到目标格点上,这样放在格点上的TSV之间不会存在违法工艺加工间距约束的情况;
    S7:.当所有TSV全部移动到格点上时,若出现某个格点上出现了两个或两个以上数量的TSV,需要对该格点上的TSV进行整理,其步骤如下:
    a.检查整个版图,若某格点出现了两个或两个以上的TSV,对其进行优化处理;
    b.移动多余的TSV之前先对他们进行编号,除一个留在此格点的TSV外将多余的TSV依次进行编号;
    c.将第一个多余的TSV向右侧的格点移动,将第一个TSV定位于右侧的相邻格点;将第二个、第三个多余的TSV向该格点的上边格点、右斜上格点移动,定位于相邻的格点;
    d.按照b、c步骤的方法对余下的TSV重新进行编号,并且移动到临近的格点上;直到该格点的TSV只有一个;
    e.重复执行a?d步骤,将整个版图中所有格点的TSV整理。;

    2.   权利要求1所述的3D集成电路中TSV的Trench沟道布局方法,其特征在于:所述的坐标系A、坐标系B、坐标系X的坐标轴刻度与实际版图的大小相符,其坐标刻度以纳米为单位。
    3D集成电路中TSV的Trench沟道布局方法中TSV位置的网格优化装置,包括有:
    输入单元:用于输入建立TSV版图坐标系,确定初步定位的每个TSV坐标:在3D电路布局后初步定位的TSV版图中建立直角坐标系B,坐标轴沿版图的边缘;坐标系确定后,确定每个TSV的坐标,利用直角坐标系的坐标点距离公式计算出每两个TSV之间的相对距离;
    网格划分单元:用于在所述的TSV版图坐标系建立一副网格C,网格C的建立区域范围是S3步骤中预留硅孔加工子版图在直角坐标系B中所对应的区域;网格C竖直方向的网格线是垂直于坐标系B横轴的平行线系列D,所述的平行线系列D的间距等于工艺加工间距;网格C水平方向的网格线是垂直于坐标系B纵轴的平行线系列E,平行线系列E的间距等于工艺加工间距;平行线系列D和平行线系列E的交点构成网格C的格点,每个格点在直角坐标系B中有唯一坐标点;上述任意两相邻格点的距离等于工艺加工间距;
    目标格点选取单元:用于分别计算坐标系B中每个TSV与所述网格C中每个格点的距离,判断与每个TSV距离最近的格点,选定该格点作为它的目标格点;若某个TSV距离最近的格点数目大于等于2,则取其中的任意一格点作为目标格点;
    移动单元:用于分别将每个TSV移动到所述的目标格点上;
    调整单元:用于经过移动单元移动后,当同一个格点对应存在多个距离最近TSV的情况时,对该格点周围邻近的上方、右侧以及右斜上的格点进行编号,将多余的TSV依次放到空闲的格点上,当该格点周围的格点全部被占用时,就将多余的TSV依次放置到其周围格点的次外围格点上,直至每个格点TSV的数目唯一。

    说明书

    说明书3D集成电路中TSV的Trench沟道布局方法 
    发明领域
    本发明涉及3D集成电路的设计及制造领域,更具体的,本发明涉及用于三维集成电路设计中的自动布局方法。 
    背景技术
    集成电路的设计和制造水平一直在飞速的发展,如今已经可在单个芯片上集成数亿个晶体管。更具体的,根据摩尔定律的描述,先进的工艺水平已经达到纳米级。由于单个芯片上晶体管数量的增加,普通的2D集成电路会带来线路过长的问题,这使电路的运算速度降低,功耗增加。而3D集成电路可以有效的减少线路长度,提高运算速度,降低功耗。 
    3D集成电路是一种新兴技术,通过在垂直方向上放置多个IC芯片来减少芯片的面积。同时多层芯片之间可以通过TSV(跨芯片层硅孔)使其单元进行层间的互联。只要TSV的位置放置的合理,这种基于TSV的3D集成电路技术可以有效的减少线网长度,增强芯片的运算速度。 
    遗憾的是,现如今没有一种关于TSV定位的3D集成电路自动设计的方法,因此,需要能够提出一种3D集成电路的自动设计方法。本发明提供一种方法,其用于对3D集成电路中TSV(跨芯片层硅孔)的位置确定,并可以忽略片上单元位置对TSV布局的影响。 
    发明内容
    为了解决对3D集成电路中跨芯片层硅孔(Through Silicon Via)位置的过于密集和无规则的问题,为方便TSV工艺加工和优化版图布局,本发明提出了一种3D集成电路中TSV的Trench沟道布局方法。本发明的布局方法致力于优化TSV已经初步定位的版图。 
    本发明采用如下技术方案: 
    3D集成电路中TSV的Trench沟道布局方法,其将版图优化为顶层芯片版图和底层芯片版图,并在顶层芯片版图中预留出TSV加工区域;并将TSV加工版图优化处理后,放置在顶层芯片版图中预留的TSV加工区域,使所有的TSV间距满足工艺加工最小间距约束的要求;具体步骤如下: 
    S1.在2D集成电路版图的基础上,即2D集成电路版图是以门阵列单元,等高不等宽成排布局组成的版图基础上,建立2D集成电路版图直角坐标系A,坐标轴沿版图的边缘方向,其横轴沿版图的水平方向建立,纵轴沿版图的竖直方向建立;坐标系A确立以后,沿横轴方向将2D集成电路版图等分为子版图,其切割的要求是:首先确定版图沿直角坐标系A横轴方向上的宽度,并以每两列门阵列单元的高度作为一个切割单元的宽度,其中门阵列单元是组成2D集成电路的最小逻辑单元。由2D集成电路版图切割出的子版图数量是2的整数倍,每两排门阵列单元的高度为每个子版图的宽度,切割方向应与坐标系A的横轴方向相垂直。 
    S2.将S1步骤中分割的若干子版图进行分组编号,每5个子版图作为一个版图组,并把每一个版图组中的子版图依次顺序编号,其中,将1、3、5号子版图依次顺序排列,构成3D集成电路的底层版图芯片;2、4号子版图依次顺序排列,并在2、4号子版图之间插入 Trench布局沟道的子版图,Trench沟道子版图的尺寸为两排门阵列单元的高度,即它的尺寸与子版图1号相同;其中,每组的2号子版图、Trench沟道子版图以及每组的4号子版图顺序排列,构成3D集成电路的顶层版图芯片。 
    由于顶层版图在空间中处于底层版图的上方,故在底层版图的基础上,即由所有子版图五份中的三份组成,每个子版图由两排门阵列单元组成的底层版图基础上,建立三维直角坐标系X,坐标轴沿版图的边缘方向,其横轴沿版图的水平方向建立,纵轴沿版图的竖直方向建立,高度轴的零点与底层版图平面的原点重合,垂直于底层版图所处的平面建立。顶层版图置于三维直角坐标系X中,放置位置应与底层版图对齐,且放置高度应处在坐标系X高度轴正轴区域,以表示顶层版图和底层版图在空间中的位置关系。 
    S3.确定顶层版图和底层版图之后,会得到它们之间的逻辑关系,即顶层版图中的逻辑门单元和底层版图中的逻辑门单元之间需通过TSV实现的互联关系。在该TSV版图的基础上,建立TSV版图直角坐标系B,坐标轴沿版图的边缘方向,其横轴沿版图的水平方向建立,纵轴沿版图的竖直方向建立;坐标系B确立以后,确定其中每个TSV在坐标系B中的坐标。 
    S4.建立网格C,网格C的建立区域范围是S2步骤中预留硅孔加工子版图在直角坐标系B中所对应的区域;其网格C竖直方向的网格线是垂直于坐标系B横轴的平行线系列D,所描述的平行线系列D的间距应等同于TSV工艺加工间距;网格C水平方向的网格线是垂直于坐标系B纵轴的平行线系列E,所描述的平行线系列E的间距应等同于TSV工艺加工间距;于是在网格C中的平行线系列D和平行线系列E的交点就构成了网格C中的格点,且每个格点在直角坐标系B中的坐标值唯一;上述任意两个相邻近的格点坐标的距离应等于TSV工艺加工的间距。 
    S5.分别计算直角坐标系B中每个TSV与网格C中每个格点的距离,并求出与每个TSV距离最短的格点,并选择该格点作为该TSV移动的目标格点;当对于格点距离最短的TSV存在数目大于等于两个,则取其中的任意一个TSV移动至该格点,且该格点不再作为后续计算TSV最近距离的目标格点。 
    S6.分别将每个TSV移动到目标格点上,这样放在格点上的TSV之间不会存在违法工艺加工间距约束的情况。 
    S7.当所有TSV全部移动到格点上时,若出现某个格点上出现了两个或两个以上数量的TSV,需要对该格点上的TSV进行整理,其步骤如下: 
    a.检查整个版图,若某格点出现了两个或两个以上的TSV,对其进行优化处理。 
    b.移动多余的TSV之前先对他们进行编号,除一个留在此格点的TSV外将多余的TSV依次进行编号。 
    c.将第一个多余的TSV向右侧的格点移动,将第一个TSV定位于右侧的相邻格点;将第二个、第三个多余的TSV向该格点的上边格点、右斜上格点移动,定位于相邻的格点; 
    d.按照b、c步骤的方法对余下的TSV重新进行编号,并且移动到临近的格点上。直到该格点的TSV只有一个。 
    e.重复执行a?d步骤,将整个版图中所有格点的TSV整理。 
    上述的坐标系A、坐标系B、坐标系X的坐标轴刻度与实际版图的大小相符,其坐标 刻度以纳米为单位。 
    3D集成电路中TSV的Trench沟道布局方法中TSV位置的网格优化装置,包括有: 
    输入单元:用于输入建立TSV版图坐标系,确定初步定位的每个TSV坐标:在3D电路布局后初步定位的TSV版图中建立直角坐标系B,坐标轴沿版图的边缘;坐标系确定后,确定每个TSV的坐标,利用直角坐标系的坐标点距离公式计算出每两个TSV之间的相对距离; 
    网格划分单元:用于在所述的TSV版图坐标系建立一副网格C,网格C的建立区域范围是S3步骤中预留硅孔加工子版图在直角坐标系B中所对应的区域;网格C竖直方向的网格线是垂直于坐标系B横轴的平行线系列D,所述的平行线系列D的间距等于工艺加工间距;网格C水平方向的网格线是垂直于坐标系B纵轴的平行线系列E,平行线系列E的间距等于工艺加工间距;平行线系列D和平行线系列E的交点构成网格C的格点,每个格点在直角坐标系B中有唯一坐标点;上述任意两相邻格点的距离等于工艺加工间距; 
    目标格点选取单元:用于分别计算坐标系B中每个TSV与所述网格C中每个格点的距离,判断与每个TSV距离最近的格点,选定该格点作为它的目标格点;若某个TSV距离最近的格点数目大于等于2,则取其中的任意一格点作为目标格点; 
    移动单元:用于分别将每个TSV移动到所述的目标格点上; 
    调整单元:用于经过移动单元移动后,当同一个格点对应存在多个距离最近TSV的情况时,对该格点周围邻近的上方、右侧以及右斜上的格点进行编号,将多余的TSV依次放到空闲的格点上,当该格点周围的格点全部被占用时,就将多余的TSV依次放置到其周围格点的次外围格点上,直至每个格点TSV的数目唯一。 
    本发明可以获得如下有益效果: 
    3D集成电路版图中任意相邻的两层芯片,TSV已经进行了初步的定位,但是TSV因为其所对应的各个单元间的逻辑关系,在分布上存在不规则的情况。在本发明中,跨层单元互联所形成的跨层线网在其预留区域内插入TSV,可使在进行互联时不用再考虑单元之间是否有足够的空间插入TSV,从而在布局空间上解决了在确定TSV位置时遇到的问题;并且回避了繁琐的确定TSV位置的计算方法,并且满足TSV加工工艺间距约束的要求,使得在进行TSV加工时更加方便、简洁,TSV的排布紧凑、有序。 
    附图说明:
    图1  3D集成电路芯片的剖面示意图 
    图2  3D集成电路版图坐标图 
    图3  3D集成电路版图分割示意图 
    图4  顶层版图与底层版图 
    图5  TSV版图 
    图6  网格坐标图 
    图7  底层版图与网格位置关系示意图  99 
    图8  TSV邻近格点放置选择示意图 
    图9  TSV邻近格点放置选择示意图 
    图10 拥挤格点的TSV移动 
    图11 优化后的TSV版图 
    图12 本发明的流程图I 
    图13 本发明的流程图II 
    图中:1、TSV,2、工艺约束间距,3、坐标系,4、移动方向,5、网格,6、顶层芯片,7、底层芯片,8、标准单元,9、金属互联线,10、衬底,11、格点,12,格线。 
    具体实施方式:
    3D集成电路结构示意图如图1所示。3D电路是多层2D芯片在竖直方向上堆叠的结构,其任意两层相邻的芯片结构关系如图1顶层芯片6和底层芯片7,芯片中的标准单元8是集成电路信号保存和传输的基础结构,金属互联线9连接标准单元完成单层芯片上的互联。标准单元跨层互联时使用TSV1互联,完成信号的跨层传输。TSV1的结构是穿过3D集成电路芯片相邻两层的过孔。 
    本发明致力于对已经初步确定TSV位置的版图进行优化,使所有TSV的间距满足加工工艺间距约束的要求,即任意两个TSV的距离大于或等于加工工艺约束要求的间距。其优化的方法是指,建立坐标系3于3D集成电路板图,确定子版图的分割间距,并确定上层版图和下层版图,并预留出TSV加工区域;建立坐标系3于TSV版图,确定TSV的坐标,每个TSV的坐标视为一个坐标点;通过已确定的坐标系3建立一幅网格5,网格的中等距的两系列相互垂直的平行线所构成的交点的坐标成为格点11,即格线12的交点是格点11,这两系列平行线的间距大小等于或大于加工工艺约束要求的间距大小,每个格点11有各自且唯一的坐标值。计算每个TSV与格点11的坐标距离,把TSV坐标点移动到与其距离最短的格点。完成整理优化TSV坐标的过程。下面说明本发明的具体实施步骤。 
    第一步,在2D集成电路版图的基础上,即2D集成电路版图是以门阵列单元,等高不等宽成排布局组成的版图基础上,建立2D集成电路版图直角坐标系A,其坐标轴沿版图边缘生成。坐标轴的横轴沿版图的水平方向建立,纵轴沿版图的竖直方向建立。坐标系A建立以后,如图2。坐标系A确立以后,沿横轴方向将3D集成电路版图等分为若干个子版图,其切割要求是:首先确定板图沿直角坐标系A横轴方向上的有效长度,并以每两列门阵列单元的宽度作为一个切割单元的宽度,其中门阵列单元是组成2D集成电路的最小逻辑单元。由2D集成电路版图切割出的子版图数量是2的整数倍(每两排门阵列单元的高度为每个子版图的尺寸),切割方向应与坐标系A的横轴方向相垂直。 
    将分割的若干子版图进行分组编号,每5个子板图作为一个版图组,并把这一组子版图依次编号,将1、3、5号子版图依次顺序排列,构成3D集成电路的底层版图芯片;2、4号子版图依次顺序排列,并在2、4号子版图之间插入Trench布局沟道子版图作为TSV加工的预留区域,Trench布局沟道子版图的尺寸为两排门阵列单元的高度,即它的尺寸与子版图1号相同,2号、Trench布局沟道、4号子版图构成3D集成电路的顶层版图芯片。 
    由于顶层版图在空间中处于底层版图的上方,故在底层版图的基础上,即由每组子版图中的五份中的三份子版图组成,每个子版图由两排门阵列单元组成的底层版图基础上,建立三维直角坐标系X,坐标轴沿版图的边缘方向,其横轴沿版图的水平方向建立,纵轴沿版图的竖直方向建立,高度轴的零点与底层版图平面的原点重合,垂直于底层版图所处的平面建立。顶层版图置于三维直角坐标系X中,放置位置应与底层版图对齐,且放置高度应处在坐标系X高度轴正轴区域,以表示顶层版图和底层版图在空间中的位置关系,如图3。 
    第二步,确定顶层版图和底层版图之后,得到它们之间的逻辑关系,即顶层版图中的 逻辑门单元和底层版图中的逻辑门单元之间需通过TSV实现的互联关系。在该TSV版图的基础上,建立TSV版图坐标系B,其坐标轴沿版图边缘生成。坐标轴的横轴沿版图的水平方向建立,纵轴沿版图的竖直方向建立,如图5。确定每个TSV在直角坐标系B中的坐标值。 
    第三步,在坐标系中生成网格,确定工艺约束间距的大小。工艺约束间距即为3D集成电路在生产时用的加工工艺,加工工艺决定3D集成电路金属互联线9加工尺寸以及多个TSV1之间的距离。在坐标系中生成一系列垂直于横轴的平行线,平行线的间距等于加工工艺间距2,生成一系列垂直于纵轴的平行线,平行线的间距等于加工工艺间距2,两系列平行线即为格线12。两系列平行线相交成为网格5,交点为格点11,如图6 
    第四步,利用直角坐标系的距离计算公式,计算并确定每个格点11在坐标系中的坐标点。每个格点与其上下左右四个格点的距离均为工艺加工间距,如图7。 
    第五步,将每个TSV1移动到与它距离最近的格点11上,即将TSV1的坐标更改为与其坐标点距离最近格点的坐标。此时所有TSV都放置在格点11上,而且一个格点上的TSV1与其他格点上的TSV的距离大于加工工艺间距,如图8所示。 
    第六步,将所有TSV2移动到与其最近的格点11上后,会出现过个TSV2被移动到同一格点11上的情况,如图9所示。 
    整理版图中多个TSV占用同一个格点的情况,其步骤如下: 
    1.将版图中所有的格点进行检查,对某个点上出现多TSV的情况进行整理。 
    2.将TSV数量不合理的格点中,即多个TSV占用同一个格点的情况,预留一个TSV,将多余的TSV进行编号。 
    3.依次按照编号的顺序进行移动,将第一个多余的TSV移动到该格点右侧的临近格点上;将第二个多余的TSV移动到该格点上方的临近格点上;将第三个多余格点移动到右上方的临近格点上。若多余的TSV已经全部移动完了,就结束对此格点的整理,跳到下一次检查。 
    4.移动了3个TSV后,若还存在多余TSV,就对多余TSV进行从新编号,并执行第3步骤。若多余TSV的已经全部整理完成,就结束对此格点的整理,跳到下一次检查。 
    5.重复步骤1?4,直至每个格点上TSV的个数至多为一个。 
    例如,如图10所示,中心的格点存在4个TSV,其中3个是溢出的。该格点邻近一周的格点存在着两个TSV。在这种情况下,对溢出的TSV进行移动:首先将该格点的右侧、上方、右上方三个格点依次编号;将第一个多余的TSV移动到该格点右侧的临近格点上;将第二个多余的TSV移动到该格点上方的临近格点上;将第三个多余的TSV移动到该格点右上方的临近格点上,但是由于该格点右上方的格点已经被占用,那么以格点①为基础格点进行选取,但是由于格点①的位置已经处于TSV加工区域边缘的格点上,所以以格点②为基础格点进行选取,由于格点②右侧的临近格点已经被占用,那么将第三个多余TSV移动到格点②上方的格点中。重复上述流程将整个版图中所有格点上溢出的TSV放置直至每个格点至多有一个TSV。 
    当电路中所有的TSV单独的放置在对应的格点上后,整个优化过程结束。得到完整的网格化TSV优化版图。如图11。电路中所有TSV的位置整齐、相对集中,可满足加工工艺 条件并能够投产制造。 

    关 键 词:
    集成电路 TSV TRENCH 沟道 布局 方法
      专利查询网所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
    关于本文
    本文标题:3D集成电路中TSV的TRENCH沟道布局方法.pdf
    链接地址://www.4mum.com.cn/p-5778563.html
    关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服客服 - 联系我们

    [email protected] 2017-2018 www.4mum.com.cn网站版权所有
    经营许可证编号:粤ICP备17046363号-1 
     


    收起
    展开
  • 四川郎酒股份有限公司获第十二届人民企业社会责任奖年度环保奖 2019-05-13
  • 银保监会新规剑指大企业多头融资和过度融资 2019-05-12
  • 韩国再提4国联合申办世界杯 中国网友无视:我们自己来 2019-05-11
  • 中国人为什么一定要买房? 2019-05-11
  • 十九大精神进校园:风正扬帆当有为 勇做时代弄潮儿 2019-05-10
  • 粽叶飘香幸福邻里——廊坊市举办“我们的节日·端午”主题活动 2019-05-09
  • 太原设禁鸣路段 设备在测试中 2019-05-09
  • 拜耳医药保健有限公司获第十二届人民企业社会责任奖年度企业奖 2019-05-08
  • “港独”没出路!“梁天琦们”该醒醒了 2019-05-07
  • 陈卫平:中国文化内涵包含三方面 文化复兴表现在其中 2019-05-06
  • 人民日报客户端辟谣:“合成军装照”产品请放心使用 2019-05-05
  • 【十九大·理论新视野】为什么要“建设现代化经济体系”?   2019-05-04
  • 聚焦2017年乌鲁木齐市老城区改造提升工程 2019-05-04
  • 【专家谈】上合组织——构建区域命运共同体的有力实践者 2019-05-03
  • 【华商侃车NO.192】 亲!楼市火爆,别忘了买车位啊! 2019-05-03